Xilinx与Xylon联合发布领先的2D/3D环视系统自动多摄像头图形拼接IP
星期五, 三月 6, 2015 - 11:30 围观: 14
深度解读Xilinx 16nm FinFET FPGA的四大亮点
星期五, 三月 6, 2015 - 09:44 围观: 18
UltraScale架构+TSMC’s 16FF=16nm UltraScale+全可编程器件( 24种新器件)
星期四, 三月 5, 2015 - 15:15 围观: 46
16nm UltraScale全可编程器件内部是什么?
星期四, 三月 5, 2015 - 14:48 围观: 33
基于Zynq的MegaBEE 5G原型平台可支持256x256天线阵列
星期四, 三月 5, 2015 - 14:28 围观: 44
Xilinx全可编程器件助力中兴通讯Pre5G 3D/大规模MIMO基站
星期四, 三月 5, 2015 - 11:49 围观: 33
科学家拍摄第一张光既像波 为量子计算机开辟了新途径
星期四, 三月 5, 2015 - 10:01 围观: 33
采用软件定义无线电开发RFID测试平台
星期三, 三月 4, 2015 - 16:39 围观: 32
SmartConnect:UltraScale+的内部连接设计自动化,节省20%到30%的系统空间和功耗
星期三, 三月 4, 2015 - 14:46 围观: 61
FPGA开发之RAM IP的使用
星期三, 三月 4, 2015 - 14:20 围观: 49
布局布线error :par 100 —— lvds接收器设计
星期三, 三月 4, 2015 - 12:35 围观: 27
中桥国际:中国市场软件定义网络趋势
星期三, 三月 4, 2015 - 12:05 围观: 27
学习vivado第6章Lab1——设计分析
星期二, 三月 3, 2015 - 16:54 围观: 174
针对高速数据转换器的最新高速JESD204B标准带来了验证挑战
星期二, 三月 3, 2015 - 15:54 围观: 78
ZedBoard移植嵌入式Linux教程(6)——编译uboot(Second Stage Boot Loader/SSBL)
星期二, 三月 3, 2015 - 15:07 围观: 60
Vivado Design Suite 2014.4.1 现已推出!
星期二, 三月 3, 2015 - 14:34 围观: 43
FPGA开发之eCos系统
星期一, 三月 2, 2015 - 16:45 围观: 58
Vivado设计套件2014.3:性能,创新,新功能——选择任意3个
星期一, 三月 2, 2015 - 16:30 围观: 83
在多通道宽带射频系统中通过低压差分信号传输数据总线实现大型射频数据共享
星期一, 三月 2, 2015 - 16:15 围观: 42
MWC 2015值得期待的5G测试技术
星期一, 三月 2, 2015 - 10:58 围观: 71