贺新春!迎新年!赛灵思中文技术社区恭祝大家:猴年大吉大利!
星期四, 二月 4, 2016 - 15:42 围观: 36
真正的深度神经网络(DNN)算法演示来了,你见过吗?
星期四, 二月 4, 2016 - 14:55 围观: 246
快速通往量产的四个步骤:利用Zynq SDR套件和Simulink代码生成工作流程快速完成原型开发
星期四, 二月 4, 2016 - 11:19 围观: 104
30多年前,BBC成就了ARM,这次它又出手了!
星期四, 二月 4, 2016 - 10:29 围观: 86
FPGA Editor那点事(七)
星期四, 二月 4, 2016 - 10:03 围观: 77
聚焦SC15:Ryft推出基于Xilinx FPGA云加速解决方案
星期三, 二月 3, 2016 - 11:13 围观: 101
信道化接收机的结构优化和实现
星期三, 二月 3, 2016 - 10:30 围观: 58
XADC与热设计
星期三, 二月 3, 2016 - 10:21 围观: 94
Xilinx宣布实现收发器技术新突破 为数据中心互联带来更高成本效益
星期三, 二月 3, 2016 - 09:57 围观: 85
中文白皮书(WP471): 大幅提升UltraScale+系列的性能与集成度
星期二, 二月 2, 2016 - 14:13 围观: 77
Vivado中用HDL定义BRAM存储器并用updatemem合成bit文件
星期二, 二月 2, 2016 - 13:59 围观: 64
《赛灵思中国通讯》 第 58 期: Xilinx 帮助客户加速医疗创新技术上市
星期二, 二月 2, 2016 - 11:46 围观: 98
FPGA Editor那点事(六)
星期二, 二月 2, 2016 - 11:11 围观: 89
基于Xilinx Zynq SoC的“小傻瓜(Snickerdoodle)”开发套件
星期一, 二月 1, 2016 - 15:02 围观: 487
Xilinx发货业界首批高端FinFET FPGA
星期一, 二月 1, 2016 - 13:27 围观: 92
MiZ702学习笔记13——ZYNQ通过AXI-Lite与PL交互
星期一, 二月 1, 2016 - 11:22 围观: 108
Vivado中的LUT combining
星期一, 二月 1, 2016 - 10:55 围观: 75
针对非对称多处理系统实现更简单的软件开发
星期五, 一月 29, 2016 - 11:33 围观: 107
Xilinx FPGA的时钟资源(3)
星期五, 一月 29, 2016 - 10:51 围观: 132
MiZ702学习笔记12——封装一个普通的VGA IP
星期五, 一月 29, 2016 - 10:22 围观: 124