作者:Steve Leibson, 赛灵思战略营销与业务规划总监

我们已经完成了以下工作:设计Adafruit NeoPixel LED驱动器、把它集成到Vivado框图中以及和系统的其它部分相连接,现在,我们需要思考一下将要采用什么样的验证方案,也就是说,我们需要做哪些测试来证明这个设计可以成功的工作?通常情况下,这个阶段的复杂程度要超过设计本身。

这是一个相当简单的设计案例,所以我将要采用的验证方案需要完成以下任务:
1. 验证MicroZed、I/O载体板卡以及NeoPixel阵列之间的硬件接口。
2. 使用VHDL仿真器对NeoPixel驱动器进行仿真。
3. 开发测试软件对BRAM所有的地址进行读写操作,保证PS(处理器系统)能够正确地访问存储器。
4. 开发测试软件去驱动阵列中的第一个NeoPixel,验证NeoPixel驱动器的功能,然后使用示波器验证发送到NeoPixel阵列的时序波形。
5. 开发测试软件去驱动NeoPixel阵列中不同位置上的一些像素点(比如阵列中的第二个像素点、中间的像素点以及最后的像素点)。
6. 使用一个终端程序去验证最终版本的软件是否能对正确的命令、错误的命令以及乱序的命令等做出正确的反应。
7. 使用一个开发好的GUI来执行最终的功能验证,保证最终的设计可以按照最初的说明那样进行工作。

FPGA深层解析

高端设计工具为少有甚是没有硬件设计技术的工程师和科学家提供现场可编程门阵列(FPGA)。无论你使用图形化设计程序,ANSI C语言还是VHDL语言,如此复杂的合成工艺会不禁让人去想FPGA真实的运作情况。在这个芯片中的程序在这些可设置硅片间到底是如何工作的。本书会使非数字化设计人员明白FPGA(现场可编程门阵列)的基础知识及其工作原理。此信息在使用高端设计工具时同样十分有用,希望可以为理解这一特别技术提供一些线索。

仪器驱动的FPGA扩展

仪器驱动的FPGA扩展弥合了开放式FPGA非并行灵活性和标准仪器驱动兼容性之间的代沟。通过仪器驱动的FPGA扩展,您将能够以非常简便的方法同时实现这两个方面,使更多测试工程师可以利用FPGA的性能。

软件定义的矢量信号收发仪

NI在2012年的NIWeek上推出了世界上第一款软件定义的仪器——NI PXIe-5644R矢量信号收发器(VST)。不久之后NI又推出了第二款VST——NI PXIe-5645R,增加了一个基带I / O接口。除了兼具RF硬件的小尺寸和高性能外,VST的革新之处在于最终用户可以通过NI LabVIEW系统设计软件(见图1)编程设备的FPGA。与厂商定义的仪器相比,这种方式大大提高了仪器灵活性,并可通过新增的基于FPGA的处理和控制更好地满足应用需求。

赛灵思:完整工业马达设计用Zynq就能搞定

根据市场调查机构M&M的研究报告指出,单就全球高效马达市场就可望从2012年的317.9亿快速成长到2018年的914.6亿元美金,年复合成长率 (GAGR) 将近20%。

尽管有许多MCU(微控制器)业者大力倡导MCU架构在工业马达领域拥有不少优势,不过FPGA(可编程逻辑门阵列)大厂赛灵思则有稍为不同的看法。赛灵思(Xilinx)亚太区Zynq业务开发经理罗霖表示,就运算效能而言,FPGA、DSP(数字信号处理器)与MCU相较,FPGA仍然是居于领先位置,DSP居中,MCU则是敬陪末座。主要原因在于FPGA具有平行运算的效能,相较于序列运算的DSP与MCU而言,的确有其效能上的优势,所以在指令周期上也明显优于DSP与MCU。他直言,只要能在最短时间处理完工作,就有办法把运算资源拿来处理其他事情。

FPGA技术在车载测试中的应用

作者:NI中国 技术市场工程师 梁锐

1. 引言
汽车在出厂之前,从研发设计到整车下线要经过严格的检测,以确保产品的质量和各分系统工作的可靠性和安全性。随着汽车电子技术的发展,测试项目和要求也越来越多,因而测试系统的可扩展性越来越受关注。新一代汽车电子系统测试技术越来越着重于在行驶中完成各种机电系统运行状态的测试,以便缩短测试时间,完成可靠性检测。汽车测试类型多样,涉及不同的信号类型,比如:通过多测点的温度测量来检验空调系统的功效;通过监控CAN网络以保证各控制单元或设备间正常通信;通过加速度测量来验证平顺性。这些不同性质的测试,往往需要不同的测试设备来完成;工程师需要去熟悉这些不同的测试设备。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

你可以将两块FPGA甚至是两块FPGA板捆绑在一起,使用并行或串行I/O以及Chip2Chip LogiCORE和AXI IP的组合,使他们相当于一个器件进行工作。这在新的应用笔记“AXI Chip2Chip Reference Design for Real-Time Video Application” (XAPP1160)中有展示。这个文件的重点在于在两块Kintex-7 FPGA KC705 Eval之间或者在一块Kintex-7 FPGA KC705 Eval板和一块Zynq-7000 AP SoC ZC706 Eval板之间传输实时高清视频流,两板之间通过FMC HPC接口连接。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

我刚收到消息,Scarab Hardware决定,即使Kickstarter筹资结束后未达到了$65K的目标,也会将miniSpartan6+ FPGA dev board升级为BGA256封装的 Xilinx Spartan-6 LX9 FPGA。在写这篇文章的时候,该项目的筹款已经达到$58,415(超过目标7.8倍),但还剩三天。封装改变后,Scarab Hardware添加了一个$30的选项,用引脚兼容的Spartan-6 LX25 FPGA代替Spartan-6 LX9 FPGA——大量地扩展片上资源,包括24,051个逻辑单元(原先为9152),936Kbit 的block RAM(原先为576)和38个DSP slice(原先为16).因此,这$30的升级可以显著提高处理功率。

物联网孕育巨大商机,市调机构IDC半导体及EMS研究部门副总裁Mario Morales表示,在2020年后,预期物联网装置能达250亿个。据IDC调查,在2016年,物联网市场规模达2.9兆美元,超越传统嵌入式(Traditional embedded system)和智慧型系统(Intelligent Systems)的市场规模。如此有前景的 市场自然吸引了很多公司跟进,据英国《金融时报》报道,赛灵思、华为等几家公司宣布对英国芯片设计公司XMOS开展了一轮2600万美元的融资。

NI cRIO-9068:性能和吞吐量基准测试

最新的NI CompactRIO软件设计控制器cRIO-9068配有Xilinx Zynq片上系统(SOC),它在同一机箱内集成了时钟频率为667 MHz的双核ARM Cortex-A9处理器以及具有85K逻辑单元和220个数字信号处理片的Artix-7 FPGA。两个处理器单元以ARM AXI-4技术为支撑,共享一千多个互联点。 NI LabVIEW Real-Time使用的操作系统是ARM Cortex-A9上的NI Linux Real-Time OS。ARM Cortex-A9包含一个优化的网络协议栈、一个优化的进程调度器以及一个可自动压缩数据的高级文件系统。 这些技术与LabVIEW系统设计软件和NI-RIO驱动相结合,大大提高了系统的吞吐量,加快了数据记录应用程序的数据读写速率,并降低了闭环控制的延迟,从而使得cRIO-9068成为CompactRIO高性价比产品家族中性能最高的成员。 NI研发部编写了一系列控制和监测应用的基准测试代码,用于证明该产品在性能和吞吐量上的大幅提升。

FSBL是ZYNQ开发中FSNQ-7000 AP SOC启动中用户自定义的一些初始化代码,用来选择初始化SD卡读写、以太网接口这样的外设。在SDK for Vivado的2013版本中,在已经生成了BSP的情况下,可以直接新建FSBL工程并自动选择生成启动映像:


但是在Vivado2014.1中,基于现有的BSP新建FSBL工程的时候,会提示“This application requires xilffs ibrary in the Board Support Package”:

400G以太网——标准未出,产品何以先行?

作者: 张慧娟 EDN China

以太网经历了1G、10G、40G、100G的速度提升之后,正在向令人激动的400G迈进。是什么驱动了400GE的快速演进?激增的数据流量带来的数据中心网络的扩容需求无疑是重要的推动力。相关统计显示,网络带宽每18个月翻一倍,预计2015年的网络必须支持TB每秒的能力,到2020年则必须支持10TB每秒的能力,这一数字将是2010年的100倍。为了满足这样的带宽需求,以太网必须向更高速度进发,400GE就是必经之路。

FPGA复位的可靠性设计方法

摘 要:对FPGA设计中常用的复位设计方法进行了分类、 分析和比较。 针对 FPGA在复位过程中存在不可靠复位的现象, 提出了提高复位设计可靠性的4种方法, 包括清除复位信号上的毛刺、 异步复位同步释放、 采用专用全局 异步复位 /置位资源和采用内部复位。上述方法可有效提高FPGA复位的可靠性。

对 FPGA芯片而言, 在给芯片加电工作前, 芯片内部各个节点电位的变化情况均不确定、 不可控, 而这种 不确定且不可控的情况会使芯片在上电后的工作状态 出现错误。 因此, 在 FPGA的设计中, 为保证系统能可 靠进进入工作状态, 以及避免对 FPGA输出关联的系 统产生不良影响, FPGA上电后要进行复位, 且为了消 除电源开关过程中引起的抖动影响, 复位信号需在电 源稳定后经过一定的延时才能撤销[ 1] , FPGA 的复位 信号需保证正确、 稳定、 可靠。

基于FPGA的DDR3 SDRAM控制器设计及实现

摘 要 :DDR3 SDRAM 是第二代双倍数据传输速率同步动态随机存储器, 以其大容量、 高速率和良好的兼容性得到了广泛应用。 文中介绍了 DDR3 的特点和操作原理, 以及利用 MIG 软件工具在 Virtex - 6 系列 FPGA 中实现 DDR3 SDRAM控制器的设计方法, 并进行硬件测试。 验证了 DDS3 控制器的可行性, 其工作稳定、 占用资源少、 可植性强等。

DDR3 SDRAM 是从 DDR、 DDR2 发展而来的一种高 速同步动态随机访问存储器。 由于 DDR3 SDRAM 可以 在脉冲的上升和下降沿都传输数据, 因此传输数据的等 效频率是工作频率的两倍。 与 DDR2 相比, DDR3 主要 有以下优势: ( 1) DDR3 采用 8- bit 预取技术, 解决了 外部数据传输率与核心频率之间的矛盾, 保证了数据 传输率的持续增长, 同时增加了带宽。 ( 2) DDR3 的核 心电压为 1.5 V, 增加异步重置与 ZQ 校准功能, 功耗 比 DDR2 降低了 25% 。 ( 3) DDR3 存储器模块的地址、 命令、 控制信号和时钟采用了“ fly - by” 的拓扑结构, 大幅减轻了地址 / 命令 / 控制与数据总线的负载, 提高 了信号的完整性[ 2] 。本文介绍了 DDR3 的特点和操作原理, 利用 MIG 软 件工具在 Virtex - 6 系列 FPGA 中实现 DDR3 SDRAM 控 制器的设计, 并给出了硬件测试的结果。

NI LabVIEW RIO架构介绍

NI LabVIEW可重配置I/O (RIO)架构是NI图形化系统设计平台的一个整体部分。 图形化系统设计方法作为如今设计、原型和部署测控系统的主流方式之一,将NI LabVIEW开放的图形化编程环境与商业现成可用(COTS)硬件相结合,大大简化开发,并提供了自定义设计的能力,帮助工程师实现更高质量的设计。

1. NI LabVIEW RIO架构

图1. RIO System Architecture

图1. RIO System Architecture

基于Xilinx Zynq-7000设计的NI cRIO-9068控制器

作者:Robert Bielby—Xilinx战略市场和企业规划高级总监

十多年来,NI和Xilinx公司之间的技术合作不断为工程师和科学家提供了进行创新和改变世界的工具。 NI为其一代又一代的新产品(如NI FlexRIO模块、CompactRIO控制器)提供最新一代的Xilinx FPGA。此外,cRIO-9068软件设计控制器也是基于创新的Zynq-7000可完全编程SoC设备。

NI充分利用了其产品中器件的特性,同时简化了编程,使工程师和科学家们可以在熟悉的环境中进行开发,而无需深入探索Xilinx设备编程的底层细节。本文将简要介绍NI cRIO-9068创新产品系列的核心——Zynq SoC的传统功能和新亮点。