随手拍FPGA,赢取精美平板

2014年11月,占据70%以上份额的赛灵思28nm All Programmable 产品及其应用方案,将在NI week、安富利2014 X-fest以及ARM技术研讨会三大活动中密集展示,为中国工程师的创新推波助澜!我们盛邀与会的工程师们参与一个随手拍随手播的活动,把您在任意一个研讨会上的所见所闻所思所想分享给更多致力于创新的行业,让我们携手来一次拉轰的FPGA创新秀活动!

活动时间
2014年11月4日----2014年12月26日

视频: 【中文视频】Xilinx SDAccel开发环境介绍

面向 OpenCL、 C 和 C++ 的 SDAccel™ 开发环境利用 FPGA 将数据中心单位功耗性能提升高达 25 倍。作为 SDx™ 系列的成员,SDAccel 是首个面向 OpenCL、 C 和 C++进行架构优化的编译器,并结合了库、开发板,可在FPGA上实现类似 CPU/GPU 的开发运行体验 。

Vivado使用误区与进阶——用Tcl定制Vivado设计实现流程

 作者:周丽娜(Ally Zhou ),Xilinx工具与方法学应用专家
上一篇《Tcl在Vivado中的应用》介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标。其实Tcl在Vivado中还有很多延展应用,接下来我们就来讨论如何利用Tcl语言的灵活性和可扩展性,在Vivado中实现定制化的FPGA设计流程。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

 Intilop 刚刚发布了一种可用的TCP硬件加速器(一种TCP减负引擎,简称TOE)——可以管理16K并行的TCP通信——将移植在Alpha Data ADM-PCIE-7V3 卡上进行测试,该卡使用了Xilinx 的Virtex-7 VX690T 型号的FPGA。

基于Xilinx Virtex-7 VX690T  FPGA的Alpha Data ADM-PCIE-7V3 卡

基于Xilinx Virtex-7 VX690T FPGA的Alpha Data ADM-PCIE-7V3 卡

关于Zynq平台运行SDK程序的错误解决方法

按照书上的教程,写了一个流水灯的例子。先Program FPGA,然后Run as -> Launch on Hardware,就报下面错误:
16:22:28 ERROR : Unexpected error while launching program.
java.lang.RuntimeException: Error while running ps7_init method.
Cannot Read from target

混合内存立方联盟发布新规范 推动HMC的性能和行业应用

混合内存立方联盟(HMCC)一直致力于开发和建立混合内存立方(HMC)的行业标准接口规范,今日宣布其HMCC 2.0规范(HMCC 2.0)已定稿并公开。

新的HMCC 2.0规范将数据传输率从15 Gb/秒提高到30 Gb/秒,为存储器性能建立了新的门槛。HMCC 2.0还将相关信道模型从短距离(SR)迁移到非常短距离(VSR),以便与现有行业命名法保持一致。

SDAccel FPGA将带来至多25倍单位功耗性能提升

很久没有看FPGA了,本来想继续学习HLS,就上Xilinx的网站看了看。结果发现了SDx 开发环境,很新的一个东西。由于我对这方面了解不多,本篇博文仅仅只是资料的整合和介绍。

Xilinx官网这样解释SDx:SDx™ 是一种面向系统和软件工程师的开发环境。 SDx 让没有 FPGA 专业知识的系统和软件工程师也能通过使用高层次编程语言,来获益于带有业界标准处理器的可编程硬件的强大威力。SDAccel 是首个面向 OpenCL、C 和 C++进行架构优化的编译器,并结合了#库、开发板,可在FPGA上实现类似 CPU/GPU 的开发运行体验 。

FPGA的结构,FPGA、GPU、CPU之间的优势劣势在我的FPGA学习之基本结构高层次综合(HLS)-简介中略有涉及,网上也有大量的资料。简单来说,FPGA是一种可编程的器件,采用HDL语言来编写改变其结构。其全并行等特性使得FPGA有极强的计算能力。但FPGA开发是困难的,之前的集成开发环境是ISE,通常采用VHDL或Verilog HDL编写代码。HDL,即硬件描述语言,所以这个时候是和软件工程师没什么关系的(不知道这样说对不对)。

Xilinx将数据中心单位功耗性能提升25倍

赛灵思公司亚太区销售与市场副总裁杨飞

在2014年国际超算大会(Super Computing 2014)上,赛灵思公司(Xilinx)推出了针对OpenCL、C和C++的SDAccel开发环境,旨在为数据中心带来最佳单位功耗性能,从而利用FPGA实现数据中心应用加速。SDAccel是可软件定义的开发环境,它隶属于赛灵思的SDx产品线,也是该产品线的最新成员。

  数据中心运维人员总是不断在寻求更高的服务器性能,尤其是随着云计算的发展带来数据中心的流量激增。目前,他们主要是通过易于编程的多核CPU和GPU来开发应用,但CPU和GPU都遇到了单位功耗性能的瓶颈壁垒。从事海量数据中心应用开发(如密钥加速、图像识别、语音转录、加密和文本搜索等)的设计人员既希望GPU易于编程,同时又希望硬件具有低功耗、高吞吐量和最低时延功能。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监
安富利刚刚推出基于新的PicoZed系统模块的一款智能视觉开发套件,上面携带了赛灵思的Zynq Z7015 SoC。赛灵思 VIVADO设计工具所需的带芯片锁定 的许可证也包含在内。该套件还包括基于Aptina传感器的可切换照相模块、针对 Aptina 1.2M像素照相机模块的板载连接器、还有一个HDMI接口,两个以太网口,以及一对CoaXPress端口,通过同轴电缆以6.25Gbps的速率传送视频或图像。除了CoaXPress,该套件还支持机器视觉通信协议,包括基于以太网的GigEVision(GEV)和USB3Vision(U3V)。并且还附带一个可选的 CameraLink 卡。

安富利基于Zynq的智能视觉系统开发套件

安富利基于Zynq的智能视觉系统开发套件

视频: Xilinx SDAccel 开发环境演示

本视频演示了 SDAccel 开发环境,使用标准 X86_64 工作站(包含一个 Alpha 数据 ADM-PCIE-7V3 加速器)实现加速。

Adam Taylor玩转MicroZed系列56:Zynq和PicoBlaze软核


作者:Adam Taylor

到目前为止,我们已经在之前的文章中聊过Zynq SOC内部的 PS和PL,以及在Zynq SoC PS部分的ARM Cortex-A9处理器上运行的操作系统。但是有一个领域我们还没有去探索过,那就是在芯片的PL上构建软核处理器。PicoBlaze在赛灵思软核中是一个比较常见的软核。它是一个8位处理器,由于它的高精确性(每条指令需要两个周期),很多基于赛灵思可编程器件的系统设计使用PicoBlaze 软核处理器来代替状态机和其他控制结构。你甚至可以使用PicoBlaze 处理器通过I2C和RS232 总线实现串行通信,使设计更加精简并且节省设计时间。你们可以在我的文章“从PicoBlaze 处理器获取更多资源” (该文章在Xcell杂志的第98期)中找到更多关于PicoBlaze 处理器的内容。(你也可以查看“隐藏的宝石:赛灵思PicoBlaze 微控制器——一个为FPGA而生的微型RISC处理器”)。

ADI推出快速原型制作套件AD-FMCDAQ2-EBZ

套件包含硬件和软件,采用包括Xilinx® Ultrascale™和Zynq®的FPGA平台,快速地从原型制作转至量产

Analog Devices, Inc.推出一款快速原型制作套件,其可简化宽动态范围GSPA数据转换器到FPGA(现场可编程门阵列)的连接。 数字和模拟设计人员可以采用快速原型制作套件AD-FMCDAQ2-EBZ,在主要的FPGA平台(包括Xilinx的UltraScale FPGA,以及Zynq用于雷达、仪器仪表、无线电和其它数据采集应用的所有可编程SoC器件)上快速地对高速JEDEC JESD204B SerDes(串行器/解串器)GSPA数据转换器对FPGA接口进行原型制作。  观看有关AD-FMCDAQ2-EBZ快速原型制作套件的视频:

完美结合业界首款架构优化编译器、库、开发板,在FPGA上首次实现完全类似于CPU/GPU的开发和运行时间体验
2014年11月18日,中国北京-- All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天在2014国际超算大会(Super Computing 2014)上宣布推出针对OpenCL™、C和C++的SDAccelTM开发环境,将单位功耗性能提高达25倍,从而利用FPGA实现数据中心应用加速。SDAccel是赛灵思SDx™系列的最新成员,将业界首款支持OpenCL、C和C++内核任意组合的架构优化编译器、库、开发板完美结合在一起,在FPGA上首次实现了完全类似CPU/GPU的开发和运行时间体验。

UltraScale架构DDR4 SDRAM接口的秘密

UltraScale架构DDR4 SDRAM接口的秘密

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

Adrian Cosoroaba和Terry Magee在本月MemCon上给出了关于DDR4 SDRAM接口的详细展示,该演示应用于赛灵思UltraScale All Programmable FPGA上。接口设计将DDR SDRAM提升至2400Mbps甚至以上,同时降低接口功耗。为了达到这个目标,赛灵思的工程师们必须将DDR4接口问题放在首位。除了设计将DDR4兼容UltraScale I/O PHY,他们从头设计了DDR4 I/O PHY,然后扩展它的性能并支持其他I/O的需求。结果:基本的13位可编程字节通道,这首先是一个DDR4 PHY。

使用分布式I/O构建实时系统

这篇文章讨论了使用分布式I/O进行实时部署系统的设计。美国国家仪器公司推出了NI 9144扩展机箱,用于确定性以太网中的NI CompactRIO和可编程自动化控制器(PAC)系统。该C系列模块的8槽机箱,与LabVIEW实时模块的强大功能相结合,为确定性分布式I/O提供了便捷的解决方案。此外,您可以使用LabVIEW FPGA模块对NI 9144进行编程,建立能够完成自定义定时和在线处理的智能分布式设备。