Virtex UltraScale FPGA助力实现Tb级系统

Virtex UltraScale FPGA助力实现Tb级系统

作者:Romi Mayder 赛灵思公司技术营销总监 RomiM@Xilinx.com
作者:Frank Melinn 赛灵思公司杰出工程师 FrankM@Xilinx.com

赛灵思UltraScale器件的28 Gbps 背板功能让网络能够以1 Tbps 的速率运行。

两年前,IEEE 的一篇报道指出,根据当时发展趋势,通信网络在2015 年需要支持1Tbps 的容量要求,到2020 年则需要支持10 Tbps 的传输能力。根据2012 年的这份报告,明年将有近150 亿台固网和移动网络设备,其中包括机器间的互联。对于光传输网络(OTN)应用,核心节点的每波长带宽到2015 年预计将达到100G 到400G,2020 年将提升到近400G 到1T。

Xilinx,Northwest Logic和Xylon联合推出低成本MIPI接口

基于FPGA的低成本MIPI接口,专门针对视频显示器和摄像头的。设计嵌入式系统DSI和CSI-2视频接口的用户现在即可采用低成本MIPI接口

赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))携手其高级联盟成员Northwest Logic和Xylon宣布推出基于赛灵思FPGA的低成本MIPI接口IP,该产品专门针对成本敏感型视频显示器和摄像头而优化。MIPI显示串行接口(DSI)和摄像头串行接口2(CSI-2)已成为多种不同嵌入式系统中低成本视频显示器和摄像头的业界连接标准。赛灵思FPGA现可用来连接图像传感器和ASSP,支持高带宽应用开发的CSI-2和DSI标准,满足4K2K乃至更高标准要求。此次针对MIPI支持的发布,进一步加强了赛灵思开发Smarter Vision(智能视觉)方案的承诺,至今已经可以支持先进的实时分析和浸入式显示应用。

FPGA助引力波与暗能量搜索一臂之力

FPGA助引力波与暗能量搜索一臂之力

作者:Steve Leibson,赛灵思《Xcell Daily》主编

一个南极多学科科学家小组最近窥到了宇宙大爆炸的余晖。3月17日该小组宣布BICEP2试验在宇宙微波背景辐射(CMB)的B模偏振中找到了引力波的第一个证据。

目前科学家们在寻找另一个印迹:CMB微波光子微弱偏振螺旋中记录的引力波证据。找到这些螺旋有望证实大爆炸理论的暴胀观点 – 其认为在宇宙出生1皮秒之前曾经以比光速快得多的速度膨胀。理论上,这种超光速(比光速更快)宇宙暴胀会产生引力波,其会在大爆炸所产生的光子的偏振中打上烙印。

您拥有Xilinx SDK么?

Xilinx 软件开发套件 (SDK) 是 完整的集成型设计环境,可针对业界领先的 MicroBlaze™,通过 Zynq®-7000 All Programmable SoC 系列的任何 Xilinx 获奖微处理器创建、调试、优化和部署嵌入式应用。XSDK 是一款嵌入式开发平台,提供进行异构多处理器软件开发与调试所需的所有工具。立即下载 »

将FPGA用于软件无线电系统

近期更新的这本指南介绍了最新的 FPGA 技术以及如何将其用于软件无线电系统。FPGA 在实现软件无线电功能(例如数字下变频器和上变频器)方面具备显著优势。这些优势包括设计灵活性、更精确的处理、更低功耗和更低成本。了解更多 »

eSOL为Zynq SoC提供免费 的eT-Kernel RTOS评估套件

eSOL 面向 Xilinx Zynq-7000 All Programmable SoC 开始提供 eT-Kernel 评估套件。该评估套件集成了 eSOL  eT-Kernel 实时操作系统、专用 eBinder IDE、中间件和器件驱动器。这个赠送的 30 天评估套件免费支持 Zynq SoC  eT-Kernel了解更多 »

Dexcel Designs 的千兆位 IP 加密平台采用 Zynq SoC  ARM 处理器、千兆位 IO 和高速可编程逻辑以实现定制加密平台。加密数据通信的最小吞吐量为 500 Mbps了解更多 »

本白皮书介绍了 Digital Core Design  DT8051产品——基于常用的 8051 MCU 的单芯片、8位嵌入式微控制器的小型尺寸优化软核。包含外设和 DoCD 调试器的完整系统只需 6650 ASIC 门,而单独的 CPU 使用门电路数量差不多有 3000 个。门电路数量非常少,使得您能够以高性能运行内核,高达 300 MHz(性能等效于原始的 80C51 采用 2400 MHz 时钟)。

MathWorks® 现推出为期两天的最新实际操作培训课程,介绍如何在 Simulink® 环境中开发和配置模型,并在 Xilinx  Zynq-7000 All Programmable SoC 上部署设计。该课程主要面向希望在 Zynq SoC 平台上使用 MathWorks Embedded Coder  HDL Coder 代码生成工具快速进行应用产品原型设计的 Simulink 用户。

Xilinx更新面向ISE 14.7的FPGA设计基础课程

采用同步设计技术构建高效的 FPGA 设计,对适当的器件资源进行例化,使用适当的 HDL编码技术,进行良好的引脚分配,并构建、综合、实现和配置设计至器件。了解更多 »

Analog Devices 刚刚发布了支持 4x4 MIMO SDR 应用的AD-FMCOMMS5-EBZ FMC 卡。此卡采用两个 AD9361 Agile RF 收发器器件,可在 70 MHz  6 GHz 的较宽频率范围内进行软件调节,通道带宽范围从 200 KHz 以下至 56 MHz

TI 发布了面向 Xilinx Kintex®-7 KC705 开发板的最新 TSW14J10 插板和 TI HSDC Pro 参考设计。您可将其与任何 TI 最新的 JESD204B 高速 DAC  ADC FMC 卡一起使用。可使用 TI HSDCPro 软件将参考设计下载到 FPGA 中。这样能够在时域和频域中生成和查看测试信号。

Basys3 是一款采用 Xilinx Artix®-7 FPGA 架构,专门面向 Vivado 设计套件的入门级 FPGA 开发板。Basys3  Digilent  Basys 入门级 FPGA 开发板产品线的最新版本。

在这一补充性辅导资料中学习如何利用可编程硬件技术实现完整的传输链以改善功率放大器效率,并完善包含数字下变频器和接口的接收链以连接模拟前端和无线电设备控制器。
立即观看 »

Xilinx Zynq®-7000 All Programmable SoC 是一款灵活的平台,可针对不断发展的技术(例如 LTE)和最新标准(包括但不限于 ZUC 算法)实现可编程性。本白皮书介绍了使用 Vivado 设计套件且基于 Zynq SoC 的设计方法的众多优势,该方法有助于实现最佳的系统功能硬件/软件分区以获得更高性能。