有关赛灵思FPGA的又一巨作——《The ZYNQ BOOK》

The ZYNQ BOOK《Zynq Book》是一本关于赛灵思Zynq-7000 All Programmable(SoC)的书,是由一群来自英国格拉斯哥斯特拉斯克莱德大学(University of Strathclyde)的作者编撰,并得到了赛灵思的支持,书的作者想打造一本易懂可读的读本,让那些刚刚开始接触Zynq和已经在用Zynq的工程师从中受益,并成为工程师们手头的开发圣经。

原文链接: http://www.zynqbook.com/

在FPGA设计中,时序就是全部

作者:Synopsys FPGA产品营销经理Angela Sutton,Synopsys FPGA应用工程师Paul Owens

当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧和帮助来设置时钟;使用像Synopsys Synplify Premier一样的工具正确地设置时序约束;然后调整参数使之满足赛灵思FPGA设计性能的目标。

Cloud-RAN: 兴起于异构网络风行时

作者: Harpinder Singh Matharu

无线基础设施网络正在经历技术演变的关键期。多种不同的设备被不断推出以满足容量需求的不断增长。所有这些解决方案旨在最大限度地发挥宝贵而有限的频谱资源的潜力。

3GPP标准委员会正在探索多种方法——在香农定理(Shannon's law)规定的容量限额内增大可用频谱的数据承载密度。同时,无线电网络正在建立能够让每个节点中更少的用户从相同频谱中获取更高带宽的拓扑结构。

现在,有两个主要趋势正在将网络扩展推向完全相反的两个方向。第一大趋势是部署一种每个宏基站中包含数十个小型蜂窝的底层结构,用以通过服务小用户群的方式提高覆盖率,然后提供所需容量。这样使无线电接入网络能够在给定区域内支持更大的呼叫用户密度,但也会加大回程网络的复杂性和扩展难度。第二大趋势是将传统的中央式基站分割为网络。让无线电位于远端,基站机架各自包含基带功能。这种分割成分布式基站的方式便于实现扩展,增加基带处理密度以及所连远端射频单元的数量,从而有效满足覆盖和容量需求。

Cadence推出新的Protium快速原型开发平台

亮点
● Protium快速原型开发平台与Palladium平台流程兼容,与竞争对手的同类解决方案相比,调试时间缩短了70%

● 新的Protium快速原型开发平台相比上一代产品的容量提高了4倍

● Palladium XP II验证计算平台支持IEEE1801标准的低功耗验证

Cadence设计系统公司(Cadence Design Systems, Inc.)日前发布其新一代快速原型开发平台Cadence Protium,对其系统开发套件进行扩展,增强了软件开发效率,以及在Cadence Palladium XP II验证计算平台中对IEEE 1801低功耗标准的支持。这些对Cadence系统开发套件的扩展可使移动、消费、网络和存储领域的系统和半导体公司有效应对设计中面临的重大挑战,如早期的软件调试时间和功耗的降低。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

上个月,赛灵思,Pico Computing,与Micron 公司在德国莱比锡举行的国际超级计算机大会上作了一个有效的HMC(混合式记忆立方体)演示。该演示展示了赛灵思Kintex UltraScale All Programmable器件使用Pico Computing公司的控制器IP芯片在15Gbps/pin下对Micron 公司的HMC进行操作。另外还有8链路操作(一个完整HMC通道的一半)。下面是在莱比锡的演示视频:

本周eesof和高速数字转换器团队联合宣布,M9703A AXIe 12位高速数字转换器/宽带数字接收器的现场可编程门阵列将可在SystemVue电子设计自动化(EDA)环境中使用。

安捷伦科技(NYSE: A)今天宣布,M9703A AXIe 12位高速数字转换器/宽带数字接收器现场可编程门阵列(FPGA)的自定义算法开发功能将可在SystemVue电子设计自动化(EDA)环境中使用。M9703A拥有先进的多通道能力,是雷达、卫星、电子战和先进无线大规模MIMO 5G研究的早期系统原型与测试系统的最佳之选。

频谱监测和信号智能

频谱监测和信号智能涉及使用工具和技术来分析无线电频谱。频谱监测为用户、监管机构及情报小组提供了关于频谱正在如何被使用的有用信息。从监管的角度来看,频谱监测可确保频谱使用者遵守当地法规和许可参数,以尽量减少频谱使用者之间的相互干扰。通信供应商或频谱发出者可以执行监视任务来确保系统的正确运行或者解决干扰问题。另外,频谱监测也为希望了解射频环境特性的情报机构提供有价值的信息,帮助这些机构收集信息来支持各项任务的执行。

NI PXIe-5644R矢量信号收发器硬件架构

随着NI PXIe-5644R向量信号收发器(VST)的诞生,NI通过将用户可编程FPGA的灵活性引入RF仪器中,重塑了仪器的概念。

1. 高性能与革命性的设计
NI PXIe-5644R VST在用于现场可编程门阵列(FPGA)中,将矢量信号分析仪(VSA)和矢量信号发生器(VSG)中典型的RF I/O功能与NI或用户定义用于实现信号处理和控制的功能结合在一起。RF输入和RF输出包含独立的本地振荡器(LO)、65 MHz至6 GHz的频率范围以及高达80 MHz的瞬时带宽。NI PXIe-5644R属于单个3槽PXI Express模块(见图1)。通过在单个PXI Express机箱中使用多个VST模块可以创建多输入多输出(MIMO)配置。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

你作为一个系统设计师,20纳米技术到底哪里吸引到你?就其自身而言,也许不太多。但是如果你把先进的20纳米IC处理技术当作一个架构使能器,就像赛灵思对中端Virtex UltraScale和高端Kintex UltraScale All  Programmable器件家族做的一样,你会对系统设计有更进一步的了解。

考虑下列五种系统级的设计情况:
1、将Virtex-7 All Programmable器件迁移成20纳米UltraScale器件:你会看到1.5倍至3倍的性能提升(平均每单位消耗)以及25%至45%的功耗降低。

2、将多块芯片集成在一块20纳米UltraScale All Programmable器件上:你会看到节约多达60%的BOM成本

利用完全可编程平台实现高效的马达控制

作者:林逸芳(Yvonne Lin) 赛灵思公司

碳足迹、绿色能源和气候变化屡现新闻头条,引人瞩目。为保证我们的后代有一个洁净的生活环境,我们必须立即行动起来。为此,发达国家的政府以税费的方式来降低碳排放和能源使用。由于超过半数的电力用于驱动电动马达,因此设计人员不是应该而是必须采用更加高效的马达控制与设计。

电动马达的作用就是把电能转换成为机械能,而效率则是指产生的机械能与所用的电能之比。马达的振动、发热、噪声和谐波属于各种形式的损耗,要实现高效率,就应减少这些能耗。那么有哪些设计技巧可供设计人员使用,以帮助他们实现高效率呢? 

本文将介绍综合运用磁场定向控制(FOC)算法和脉冲频率调制(PFM)严密地控制马达,实现高精度与高效率。

JESD204B中的链路同步和对齐:了解控制字符

作者: Jonathan Harris

目前,将JESD204B作为高速数据转换器首选数字接口的趋势如火如荼。JESD204接口于2006年首次发布,2008年改版为JESD204A,2011年8月再改版为目前的JESD204B。与LVDS等以前的技术相比,该接口在效率上技高一筹,同时还有多种其他优势。采用JESD204B的设计拥有更快的接口带来的好处,能与转换器更快的采样速率同步。其封装引脚数量减少,由此减小了封装尺寸,缩短了走线长度。该标准同时适用于模数转换器(A/D)和数模转换器(D/A),其主要目的是作为现场可编程门阵列(FPGA)的通用接口——比如,Xilinx Kintex或Vertex平台——但也可用于ASIC。

使用分层的方法设计机器人软件

机器人软件架构是典型的控制回路的层次集, 包含了高端计算平台上的高级任务规划、运动控制回路以及最终的现场可编程门阵列(FPGA)。 在这中间,还有循环控制路径规划、机器人轨迹、障碍避让和许多其他任务。 这些控制回路可在不同的计算节点(包括台式机、实时操作系统以及没有操作系统的自定制处理器)上以不同的速率运行。

在某些时候,系统中的各个部分必须一同运行。 通常情况下,这需要在软件和平台间预定义一个非常简单的界面—就如控制和监测方向与速度般简单。 共享软件栈的不同层次的传感器数据是一个不错的想法,但会给集成带来相当大的麻烦。 每个参与机器人设计的工程师或科学家的理念都有所不同,举例来说,同一个架构对于计算机科学家来说运作良好,而在机械工程师那里可能就无法正常工作。

作者:George Diniz 高速数据转换器部产品线总监 ADI公司

JESD204B简介

开发串行接口业界标准JESD204A的目的在于解决以高效率且省钱的方式互连最新宽带数据转换器与其他系统IC的问题。其动机在于通过采用可调整高速串行接口,对接口进行标准化,降低数据转换器与其他设备,如FPGA和SoC之间的数字输入/输出数量。

趋势显示,最新应用以及现有应用的升级,正不断要求数据转换器有更高的采样频率和数据分辨率以及更高的宽带。这些宽带转换器传送和获取数据暴露了一个非常大的设计问题,即现有I/O技术带宽的限制导致转换器产品需要使用的引脚数更多。其结果便是PCB设计随着互连密度的增加而更复杂。其挑战在于进行大量高速数据信号走线的同时控制电噪声,以及提供Gsps级别的宽带数据转换器采样频率的能力、使用更少的互连、简化PCB布局难题并实现更小的尺寸,且不降低整体系统性能。

基于FPGA的车电总线接口技术研究

为提高集成架构中车电总线通信速率,结合综合化处理系统项目要求,采用双总线结合的方式,利用CAN总线和FlexRay总线实现功能及搭配上的互补,提出一种基于现场可编程门阵列(FPGA)的总线接口单元设计方案。通过FPGA完成CAN总线控制器、FlexRay总线控制器、RapidIO总线接口等模块功能,实现高速接口的控制和扩展,并使模块接口具备可配置能力。测试结果表明,CAN接口及FlexRay接口在指定的波特率下均工作正常,满足项目要求的各项性能指标。

1 概述

作者:Steve Leibson, 赛灵思战略营销与业务规划总监
亚当泰勒
我前面几篇博文中的案例,需要通过RS-232(事实上是一个USB转串口的设备)来控制Adafruit NeoPixel阵列中的每一个RGB LED像素的设置。因此我需要在PC(DTE)和MicroZed(DCE)之间实现一个基本的通信协议。

我将要使用Zynq PS中的UART来发送和接收数据,在BSP中,它被声明为STDIO,如下所示: