赛灵思DPD解决方案深入探讨小组
DPD是LTE方案中的关键，赛灵思DPD解决方案深入探讨小组由资深工程师昱泉发起，专门探讨将DPD解决方案优化，他将担任版主，欢迎更多工程师加入交流！
- 发帖请先登录
| 主题 | 回复 | Views | 最后回复 | |
|---|---|---|---|---|
|
使用Xilinx DPD解决方案的同仁们，报名共同探讨啊 |
16
|
1147 |
by yzm520xx 03/11/2012 - 17:41 |
|
关于xilinx dpd ip core的功能仿真 |
2
|
270 |
by sanxin 12/09/2011 - 11:29 |
|
|
阅读XAPP1128C的建议 |
6
|
1056 |
by fallenleaf 12/09/2011 - 11:20 |
|
|
virtex4,jtag方式，impact下载显示success，但是done信号一直没有拉高，为什么？ |
0
|
435 | 空 |
- No New Posts
- New Posts
- Hot Thread (No New)
- Hot Thread (New)
- Sticky Thread
- Locked Thread
用户登录
精彩推荐
最新博文
- 浅谈学习FPGA心得---转贴Locien的博客
- XILINX FFT IP仿真心得 (二)--转贴山一程 水一程的博客
- XILINX FFT IP仿真心得（一） ---转贴山一程 水一程的博客
- Virtex-6 FPGA SPI Configuration Interface应用的几点建议
- 赛灵思Xilinx Virtex6 FPGA管脚分布学习心得
- JPEG解码中桶型寄存器研究
- modelsim仿真xilinx IP DCM 实例---转贴火枪手的博客
- VIVADO——让你玩转设计积木，实现创意
- FPGA工程师：持守梦想or屈于现实？---转载特权同学的博客
- 《设计者的思想--基于ＦＰＧＡ的数字信号处理》连载二：FPGA使数字系统调试方法发生变革
新的论坛主题
- 关于Xilinx调用IPcore 与 原语的区别
- systemGenerator点击generate产生NETlist，导致matlab和SG都自动关闭
- FPGA中RAM IP核的使用
- FPGA中memory的应用技巧——多通道共享缓存
- 赛灵思（XILINX） FPGA中VRP/VRN管脚的使用心得
- 赛灵思 GTX/GTP 使用小结
- 如何使用PlanAhead/Adept加速管脚排布?--ZT
- Virtex-5 XC5VLX110T应使用哪种ISE版本
- xilinx FPGA verilog2001 generate 循环计数一次时间是多少？怎么在网上看的用法示例中没有带CLK信号，
- 设计问答：MIG Spartan-6 MCB - User Interface - Why are the pX_wr_full and pX_wr_empty UI signals held high during intialization?
最新评论
1 天 14 小时之前
1 周 7 小时之前
2 周 1 天之前
2 周 1 天之前
2 周 3 天之前
2 周 4 天之前
2 周 4 天之前
2 周 5 天之前
2 周 5 天之前
3 周 2 天之前