UltraScale应用问答

主题回复作者最后回复排列图标
UltraScale DDR4 — MIG 工具错误地允许为 DDR4 接口禁用内部 VREF 1 由 匿名用户
发表于 1 周 4 天 前
judyzhong
发表于 1 周 4 天 前
UltraScale DDR3 — 战术补丁 — IP 生成错误地为双排 DDR3 RDIMM 启用了地址镜像 1 由 匿名用户
发表于 2 周 2 天 前
judyzhong
发表于 2 周 2 天 前
UltraScale/UltraScale+ Memory IP — 具有多个控制器的设计可能会产生 ERROR::34 消息 1 由 匿名用户
发表于 2 周 2 天 前
judyzhong
发表于 2 周 2 天 前
UltraScale/UltraScale+ QDRII+ IP — Cypress 内存模型中的多驱动程序问题在仿真中导致数据错误 1 由 匿名用户
发表于 2 周 2 天 前
judyzhong
发表于 2 周 2 天 前
硬件-- 电源 MGTAVCC、MGTAVTT 和 MGTVCCAUX 设计 0 cloudxxcloud
发表于 7 周 1 天 前
UltraScale GTH/GTY 收发器启动电流 1 judyzhong
发表于 37 周 4 天 前
cloudxxcloud
发表于 7 周 1 天 前
Zynq UltraScale+ MPSoC — 在 Vivado 2016.4、2017.1 和 2017.2 工具中,在 PetaLinux OS 和独立操作系统下如何使用 MPSoC 器件运行 USB2.0 标准接口 0 judyzhong
发表于 8 周 2 天 前
LogiCORE IP DisplayPort v6.1 宿端 — 什么是将 UltraScale 器件作为目标时出现的 lnk_fwdclk_p/n 时钟信号,以及它们该怎样使用? 1 由 匿名用户
发表于 19 周 1 天 前
judyzhong
发表于 19 周 1 天 前
SMPTE SD/HD/3G-SDI LogiCORE IP — XAPP1290 (v1.0) — 为什么我不能正确生成 3G-SDI Level B 输出? 1 由 匿名用户
发表于 19 周 1 天 前
judyzhong
发表于 19 周 1 天 前
自动将网址与电子邮件地址转变为链接 0 zhou2017
发表于 19 周 2 天 前
Kintex UltraScale FPGA KCU105 评估套件 KUCon-TRD01 目标参考设计 — 支持 PCIe 控制层 TRD 驱动器修改 1 judyzhong
发表于 21 周 3 天 前
judyzhong
发表于 21 周 3 天 前
UltraScale+ MPSoC 存储器 IP — SFVA625 封装不支持 PL 存储器接口? 1 由 匿名用户
发表于 23 周 2 天 前
judyzhong
发表于 23 周 2 天 前
2017.2 Virtex UltraScale+ — 没有遵照 IOB=TRUE 约束,无法实现驱动 OBUFTDS 的输出寄存器 1 由 匿名用户
发表于 23 周 2 天 前
judyzhong
发表于 23 周 2 天 前
2015.4 - Zynq UltraScale+ MPSoC: 面向 ZCU102 的 FSBL 需要 I2C 接口 1 由 匿名用户
发表于 24 周 3 天 前
judyzhong
发表于 24 周 3 天 前
Zynq UltraScale+ MPSoC — 示例 BIF 文件适用于 BootGen 吗? 1 由 匿名用户
发表于 24 周 3 天 前
judyzhong
发表于 24 周 3 天 前
UltraScale DDR4 — 封装晶片速度表中 tCK(avg) 的 JEDEC 规范升级会影响 DDR4-2133 及更快速度级器件的 CL 和 CWL 值 1 由 匿名用户
发表于 25 周 3 天 前
judyzhong
发表于 25 周 3 天 前
2016.4-2017.2 Zynq UltraScale+ MPSoC:采用 PetaLinux 构建和运行基于 fbdev 的图形应用 1 由 匿名用户
发表于 27 周 4 天 前
judyzhong
发表于 27 周 4 天 前
关于Zynq UltraScale+ MPSOC的 PS和PL的VCCO_[bank]电源网络能否共用的问题? 0 zhouyizi
发表于 27 周 5 天 前
2017.2 Zynq UltraScale+ MPSoC:U-boot 耗时太久,无法将 Linux 图片从 QSPI 复制至 DDR 1 由 匿名用户
发表于 28 周 3 天 前
judyzhong
发表于 28 周 3 天 前
2017.1/2 Zynq UltraScale+ MPSoC:在 petalinux-config 中选择远程或外部来源时,PetaLinux 内核的配置不同 1 由 匿名用户
发表于 28 周 3 天 前
judyzhong
发表于 28 周 3 天 前
ZU9EG电源管脚PS_MGTRAVCC and PS_MGTRAVTT 的外部电容选择 0 zhouyizi
发表于 29 周 1 天 前
UltraScale — 组件模式 TX 与 RX — 使用 TIME 模式时,从 REFCLK 到 IDELAYCTRL 的运行速率应该是多少? 1 由 匿名用户
发表于 29 周 4 天 前
judyzhong
发表于 29 周 4 天 前
Kintex UltraScale+ 和 Virtex UltraScale+ 电路板现在不支持以太网(使用 SGMII)了吗? 1 由 匿名用户
发表于 30 周 4 天 前
judyzhong
发表于 30 周 4 天 前
UltraScale 和 UltraScale+ PCI Express (PCIe) — 我们可进行信道极性反转吗? 1 由 匿名用户
发表于 30 周 5 天 前
judyzhong
发表于 30 周 5 天 前
UltraScale+ GTH/GTY DRP:ES 芯片需要更多的时序约束 1 由 匿名用户
发表于 31 周 2 天 前
judyzhong
发表于 31 周 2 天 前
同步内容