FPGA交流群问答

主题回复作者最后回复排列图标
请问vivado编译的时候优化策略改为速度,不在乎面积。请问在哪里设置的? 1 由 匿名用户
发表于 5 周 4 天 前
judyzhong
发表于 5 周 4 天 前
求帮助贴 0 枫叶小白
发表于 10 周 2 天 前
microblaz 与逻辑接口可以用fifo吗? 0 judyzhong
发表于 16 周 1 天 前
Axi-epc参数,调节不了总线时序? 0 zdw84
发表于 20 周 11 小时 前
第一次用,工具求助 0 lzylaser1108
发表于 23 周 2 天 前
用vhdl语言时何时生成寄存器何时向寄存器中写入数据 0
发表于 26 周 6 天 前
VHDL语言中使用case语句综合出警告,请问这个问题怎么解 0
发表于 27 周 5 天 前
高速接口里面的CC和CB都有什么作用? 1 由 匿名用户
发表于 32 周 2 天 前
judyzhong
发表于 32 周 2 天 前
如果我的GT是64bit,如果支持CC在RX是不是很难对齐呢? 1 由 匿名用户
发表于 32 周 2 天 前
judyzhong
发表于 32 周 2 天 前
reVISION和HLS区别主要是什么? 1 由 匿名用户
发表于 32 周 5 天 前
judyzhong
发表于 32 周 5 天 前
Atlys开发板(Spartan 6xl45),impact指定mcs文件时出问题 0 qq13882525704
发表于 34 周 1 天 前
vivado16.2仿真官方的JESD204B的example结果有很多不确定值 1 hellozrf22
发表于 34 周 2 天 前
hellozrf22
发表于 34 周 2 天 前
impact使用问题 0 _qqadi
发表于 36 周 3 天 前
学习FPGA需要注意的几个问题 0 技术小白88
发表于 44 周 6 天 前
收费ip核申请license后仍无法使用 0 liu18801176267
发表于 46 周 4 天 前
求一块altium的fpga开发板的资料 0 yoer77
发表于 1 年 2 周 前
赛灵思中ROM核的使用问题 0 zhrui
发表于 1 年 10 周 前
利用FPGA做数据采集器 1 jd_lbl
发表于 1 年 40 周 前
eadyshady
发表于 1 年 31 周 前
向xilinx prom中固化SDK工程 0 likefying
发表于 1 年 38 周 前
vivado编译设置 0 Forza XDF
发表于 1 年 41 周 前
FPGA中控制DDR3信号中的DQS信号和DM信号的关系 0 姚哲毅
发表于 1 年 43 周 前
SelectIO Interface Wizard 生成LVDS接口问题 0 kimi170
发表于 2 年 2 周 前
ZC702的10路电源输出可以更改吗 0 liubin5183
发表于 2 年 5 周 前
ZEDboard将MCS文件烧写到q-flash中为什么配置完成灯闪一下就灭了,PL的功能也失效,而烧写在SD卡中配置成功 0 justusway
发表于 2 年 8 周 前
通过JTAG有时找不到FPGA 0 c00156155
发表于 2 年 15 周 前
同步内容