HDL语言技巧与规范专区

学习分享有关FPGA开发的硬件描述语言应用技巧，加速FPGA创新设计！
主题回复Views最后回复排列图标
转一个赛灵思谢凯年博士写的博文---AutoESL与Xilinx的那些人和事
0
 120 空
FPGA UART verilog实现代码
3
 1000 by 技术编辑
12/04/2011 - 11:52
SPI串行总线接口的Verilog实现---转贴
0
 165 空
Verilog中模组（module)的概念解析
0
 84 空
fir滤波器的Verilog程序设计
0
 91 空
Verilog HDL设计练习进阶（八）--掌握利用有限状态机实现复杂时序逻辑的方法
0
 90 空
Verilog HDL设计练习进阶（七）
0
 68 空
Verilog HDL设计练习进阶（六）--掌握函数在模块设计中的使用
0
 78 空
Verilog HDL设计练习进阶（五）--用always块实现较复杂的组合逻辑电路
0
 110 空
Verilog HDL设计练习进阶（四）--掌握阻塞赋值与非阻塞赋值的概念和区别
0
 70 空
Verilog HDL设计练习进阶（三）
0
 61 空
Verilog HDL设计练习进阶（二）
0
 68 空
verilog HDL设计练习进阶（一）
0
 84 空
Verilog学习笔记以及一些设计案例分析
0
 95 空
FPGA设计技巧之如何保证RTL设计与综合后网表的一致性？---参加年度达人
0
 84 空
verilog学习心得
0
 277 空
基于FPGA的verilog HDL语言设计优化
0
 248 空
分享一个FPGA (verilog) 小键盘 扫描程序
0
 261 空
异步FIFO的Verilog实现实例分析
0
 244 空
基于FPGA的verilog HDL语言设计优化技巧
0
 481 空
一篇好文: VHDL 编程的一些心得体会
0
 545 空
精打细算节约系统资源的一个技巧
1
 469 by wdzfd
01/09/2011 - 18:15
Verilog的分层事件队列解释
0
 569 空
扫盲帖：VHDL语言中的信号、变量与常量异同比较
0
 667 空
可综合的verilog语法子集总汇－－ZT
0
 625 空
No New Posts
No New Posts
New Posts
New Posts
Hot Thread (No New)
Hot Thread (No New)
Hot Thread (New)
Hot Thread (New)
Sticky Thread
Sticky Thread
Locked Thread
Locked Thread