HDL语言技巧与规范专区

主题回复作者最后回复排列图标
[求助]Xilinx ISE综合后的RTL图如何看 0 Beiker2012
发表于 48 周 5 天 前
Verilog 不可综合语句 总结 汇总 0 judyzhong
发表于 3 年 27 周 前
verilog2001中generate的精妙用法 0 FPGA菜鸟
发表于 3 年 47 周 前
verilog 中文件输入/输出任务 0 技术编辑archive1
发表于 4 年 13 周 前
如何编写testbench的总结(非常实用的总结)【转载】 0 技术编辑archive1
发表于 4 年 13 周 前
nano2开发板简介 红色飓风 0 v3_redcyclone
发表于 4 年 14 周 前
verilog中defparam的用法 0 xooo
发表于 4 年 16 周 前
verilog编写数字频率计 0 技术编辑archive1
发表于 4 年 18 周 前
关于verilog中initial和always过程快的执行顺序问题(转载) 0 技术编辑archive1
发表于 4 年 18 周 前
Verilog中的有符号计算之认知补码 0 技术编辑archive1
发表于 4 年 19 周 前
Verilog阻塞式赋值与非阻塞式赋值的分析 0 FPGA菜鸟
发表于 4 年 21 周 前
verilog HDL 的阻塞和非阻塞语句分析 0 FPGA菜鸟
发表于 4 年 21 周 前
VHDL数据类型的转换 0 judyzhong
发表于 4 年 21 周 前
VHDL中的BUFFER的使用 0 xooo
发表于 4 年 21 周 前
Verilog顺序块,并行块,阻塞,非阻塞赋值,语句延迟 0 xooo
发表于 4 年 23 周 前
谈FPGA & Verilog开发经验 1 FPGA菜鸟
发表于 4 年 25 周 前
pwst
发表于 4 年 25 周 前
Verilog的iic设计调试总结 0 xooo
发表于 4 年 25 周 前
关于FPGA(verilog)电平检测模块的易错点分析 0 FPGA菜鸟
发表于 4 年 25 周 前
Verilog语言的三种描述方式 0 judyzhong
发表于 4 年 25 周 前
Verilog中可综合代码 0 zhonglq
发表于 4 年 25 周 前
VHDL中变量(Variable)和信号(Signal)的区别 0 xooo
发表于 4 年 25 周 前
VHDL语言中buffer与inout的区别(转载) 0 2012-zhang
发表于 4 年 25 周 前
verilog中wire与reg类型的区别 0 技术编辑archive1
发表于 4 年 26 周 前
Verilog状态机写法(转载) 0 FPGA菜鸟
发表于 4 年 27 周 前
VHDL中的BUFFER的使用(转载) 0 xooo
发表于 4 年 27 周 前
同步内容