【视频】Model Composer 2018.1 的最新内容
发表于:07/25/2018 , 关键词: Model-Composer, 今日头条
AXI4-Stream协议的信号以及Xilinx提供的从AXI到AXI-Stream转换的IP核区别
发表于:07/25/2018 , 关键词: AXI4-Stream
AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口,它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。该协议支持多种数据流使用相同共享总线集合,允许构建类似于路由、宽窄总线、窄宽总线等更为普遍的互联。比较重要的信号线有:
ACLK: 时钟源,全局时钟信号。所有信号在ACLK信号上升沿采样。
ARESETn:复位源,全局复位信号。... 阅读详情
Vivado HLS入门
发表于:07/25/2018 , 关键词: Vivado-HLS
前言
FPGA的能耗比优于GPU,且设计自由度高,受到许多深度学习开发者的青睐。但是用HDL语言开发神经网络过于复杂,利用Xilinx公司的高层次综合工具vivado HLS开发RTL逻辑的IP核则可以降低开发难度。
本文主要描述了如何使用vivado HLS的基本功能。文章内容主要来自于Xilinx官方文档:ug871-vivado-high-level-synthesis-... 阅读详情
新Xilinx文章开始同步发布在这里
发表于:07/21/2018 , 关键词: test