跳转到主要内容
电子创新网赛灵思社区
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD 推出 Embedded+ 架构
KR260 DPU配置教程3
Vitis 统一软件平台文档
AMD推出AU7P FPGA和ZU3T自适应SoC
全新 AU7P 和 ZU3T 器件基于 16nm FinFET 工艺,适用于低功耗、高每瓦性能的小型应用。
2022-11-09 |
AU7P
,
ZU3T
基于Vitis-AI的yolov5目标检测模型在ZCU102开发板上的部署过程分享
本篇博客记录移植yolov5模型的整个过程
2022-11-09 |
Vitis-AI
,
ZCU102
,
yolov5
基于Vitis-AI的车牌识别系统
Vitis-AI提供了大量的预构建模型。这个项目描述了如何利用这些模型来实现车牌识别。
2022-11-09 |
Vitis-AI
,
车牌识别系统
,
每日头条
AMD Xilinx 亮相 2022 中国国际通信博览会
AMD Xilinx 将携手合作伙伴向广大观众展示涵盖 Radio, DU, CU 以及服务器加速卡等众多产品和方案
2022-11-09 |
中国国际通信博览会
,
6G
,
5G
如何在设计中例化和使用多个BSCANE2模块
本文对如何在一个工程里例化和使用多个BSCANE2模块做一个简单说明
2022-11-08 |
BSCANE2
,
每日头条
基于去序列化过采样数据的时钟和数据恢复单元
本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础,将数据速率下限扩展到0 Mb/s。
2022-11-08 |
串行接口
,
每日头条
,
XAPP1240
Vitis™ AI 开发环境自定义 OP
本视频主要展示如何使用 AMD Xilinx Vitis AI 自定义 OP 流程执行用户定义 AI 模型。
2022-11-08 |
Vitis-AI
,
AI模型
,
每日头条
FPGA项目开发之AXI Stream FIFO IP
Xilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP,这篇文章主要通过实例来讲解这两个IP的使用方法。
2022-11-08 |
AXI-Stream
,
FIFO
,
FPGA开发
[工程师分享]在PetaLinux工程中导出所有关键模块代码
PetaLinux工程会自动下载代码并编译。很多时候,工程师需要修改代码,加入调试信息
2022-11-07 |
Petalinux
,
每日头条
科技赋能高能效数字化转型,AMD再度亮相2022进博会
全面分享和展示了包括第三代AMD EPYC(霄龙)处理器,AMD Instinct MI100、MI210加速器
2022-11-07 |
AMD
,
进博会
,
EPYC处理器
AMD公布2022年第三季度财报
数据中心、游戏和嵌入式业务同比均大幅增长,客户端收入低于预期,现金和经营现金流同比增长
2022-11-07 |
AMD
,
财报
ChipScoPy 演示 – PL 结构调试示例
演示:使用 Jupyter Notebook 运行结构调试示例。
2022-11-07 |
ChipScopy
,
每日头条
zynq开发中的设备树
今天把设备树相关的知识点总结一下,希望以后遇到设备树时,能够自如应对。
2022-11-07 |
Zynq
,
设备树
Versal GTY 仿真:初始化、复位和速率变更
本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
2022-11-04 |
GTY
,
每日头条
,
Versal
软复位的设计思路
在前面的文章中介绍过复位设计,本文说下软复位设计的一些事情。那何为软复位?
2022-11-04 |
软复位
第一页
前一页
…
87
88
89
…
下一页
末页