Vivado Design Suite 方法和技巧

为一个 RPX 文件编写时序报告

RPX 文件为二进制文件,可帮助您通过 Tcl 命令创建报告并查看图形环境结果。支持该接口的报告命令包括: report_drc、report_methodology、report_power、report_timing、report_timing_summary 和 report_utilization。要创建二进制报告,您可采用 –rpx 选项发出一个这种 Tcl 命令。在图形环境中打开设计检查点时,您可通过选择“文件 > 打开交互式报告”访问该报告。在您打开所实现的设计时,该机制由项目流程用于恢复所有报告。

为您的设计实例分配特定综合选项

第一次使用 Vivado v2017.1 时,RTL 综合允许您将特定综合选项分配给设计的实例。这可通过新的 block_synth XDC 属性完成,它允许您通过优化设计的各种不同部分调整设计:例如定时关键实例可重新定时,而且较少的定时关键实例可进行范围优化。无需调整 RTL 或设计设置,这一切都可通过 XDC 完成。

Vivado 仿真器中的波形查看器

Vivado 仿真器中的波形查看器有助于您搜索各种值。您可以先右键点击波形查看器中的信号,然后选择查找值,也可以使用 Ctrl+Shift+F。

IP 加密
Vivado 现在支持基于 IEEE 1735-2014 标准的 IP 加密?请观看本快速入门视频,了解在 Vivado 中进行 IP 加密的具体流程以及如何为加密准备 IP。

自动生成批处理/脚本模式的仿真脚本

使用 export_simulation 命令,在批处理或脚本模式下运行仿真将变得极为便捷?该命令不仅将收集仿真所需的所有设计文件,而且还将为最高层次的 RTL 设计或分支设计生产仿真脚本。最重要的是它将为所有所支持的第三方仿真器生成脚本。

加速验证

统一仿真流程现在允许在编译前、仿真步骤后运行用户 Tcl 脚本。前后 Tcl 脚本有助于用户更好地控制其仿真环境,例如格式化 .mem 文件或使用定制脚本管理波形查看器中的信号。

通过子程序调试应用调试 Vivado 仿真器中的代码现已变得更加便捷。Verilog 和 VHDL 子程序(任务/功能)允许设置断点并通过代码获得步进值。

Vivado 硬件调试

您知道吗?2017.1 现在可在 IP 集成器 (IPI) 中为 AXI 接口提供事务处理级调试。
逻辑分析器中的波形窗口现在可显示 AXI 接口读写传输的事务处理。这一特性显著简化了运行时的 AXI 事物处理级调试!欢迎观看该 QTV,了解更多详情!

在 2017.1 中扩增了远程调试功能!
现在无需访问物理 JTAG 引脚,就可通过 PCIe 接口远程调试您的设计。该解决方案对于数据中心等访问实际电路板受限的应用特别实用。这款全新的解决方案可为主机 PC 与运行在硬件中的设计互动提供所有所需的软硬件。请查找在 PCIe Gen3 IP 实例设计中提供的参考解决方案!了解更多信息: PG156.

您需要调试运用部分重配置的设计吗?

Vivado 硬件调试现在可调试运用部分重配置的设计!可在静态和/或任何数量的设计可重配置部分进行调试。此外,它还可为比特文件的运行时管理提供易用性。