高速ADC输入接口设计的6个条件

采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件,你知道是那些吗?

输入阻抗
输入阻抗是设计的特征阻抗。ADC的内部输入阻抗取决于ADC架构的类型,ADC供应商会在数据手册或产品页面上提供这一数据。电压驻波比(VWSR)与输入阻抗密切相关,衡量目标带宽内反射到负载中的功率量。该参数设置实现ADC满量程输入所需的输入驱动电平,因此很重要。当源阻抗与负载阻抗相等时,发生最大功率传输。

图1. 网络分析仪上的输入Z/VWSR

图1. 网络分析仪上的输入Z/VWSR

图1所示的例子为利用网络分析仪测得的一个前端网络的输入阻抗和VSWR曲线。输入阻抗是设计的特征阻抗。大多数情况下,它是50 Ω,但特定设计可能需要不同的阻抗。

VSWR是一个无量纲参数,反映的是在目标带宽内,有多少功率被反射到负载中。该参数设置实现ADC满量程输入所需的输入驱动电平,因此很重要。

⚠注意,频率越高,则将ADC输入驱动至满量程所需的驱动功率或增益越大。

输入驱动
输入驱动与带宽特性相关,可设置特定应用所需的系统增益。输入驱动电平应在前端设计开始之前确定,取决于所选的前端器件,如滤波器、变压器和放大器等。

带宽
带宽是系统要使用的频率范围。

通带平坦度
通带平坦度是指定带宽内的波动量;引起波动的原因可能是纹波效应,或者是巴特沃兹滤波器的慢速滚降特性。通带平坦度通常小于1 dB,对于设置整体系统增益至关重要。

噪声
信噪比(SNR)和失真要求对ADC的选择有帮助,因而一般在设计早期确定。转换器看到的噪声量与其自己的噪声量之比即为SNR。SNR与带宽、信号质量(抖动)和增益相关。提高增益也会提高与之相关的噪声成分。

失真
失真由无杂散动态范围(SFDR)来衡量,SFDR指rms满量程与峰值杂散频谱成分的rms值之比。

SFDR主要受两个因素的控制

  • 前端平衡质量的线性度,它主要与二次谐波失真有关;
  • 所需的增益和输入匹配。
  • 较高的增益要求会提高匹配难度。此外,高增益要求会压缩ADC内部器件的裕量,从而提高非线性度,而且由于有更多功率经过外部无源器件,它们的非线性度也会提高。这种效应一般被视为三次谐波。

    图2. 理想12位ADC的噪底,使用4096点FFT

    图2. 理想12位ADC的噪底,使用4096点FFT

    图2显示了一个理想12位ADC的4096点FFT的输出以及一些基本运算。理论SNR为74 dB。噪声分布在整个奈奎斯特带宽。FFT会增加处理增益,因为它处理的是小“仓”,小仓的宽度等于采样频率除以FFT点数。对于4096点FFT,处理增益为33 dB。这就像使模拟频谱分析仪的带宽变窄一样。

    实际FFT噪底等于SNR加上处理增益,如图2所示。上述条件下的FFT噪底等于74 + 33 = 107 dBFS。在某些系统中,会对多个独立FFT的结果求平均值,这不会降低FFT噪底,只是减小噪声成分的幅度变化。

    本文摘自ADI工程应用笔记《高速ADC模拟输入接口考虑》,戳链接下载完整PDF文档
    http://www.analog.com/media/cn/training-seminars/tutorials/MT-228_cn.pdf

    文章来源: https://ezchina.analog.com/thread/11912