全面掌控频域

作者:Adam P. Taylor e2v公司首席工程师 aptaylor@theiet.org

许多应用都要求能够在频域内开展工作。本文将介绍如何处理FPGA设计中的频域问题。

对许多工程师而言,在频域中开展工作不如在时域中开展工作那么自然,可能是因为频率与复杂的数学运算有关。但是要充分发挥赛灵思FPGA解决方案的潜力,您需要在这两个域中自由切换。

令人欣慰的是详细地掌握频域并不像您最初想象的那样令人生畏。不管是您自己设计的定制模块还是市场上现有的IP 模块,都能帮助您轻松转入转出频域。同时在频域中实现高速处理的方法也不乏其数。

时域还是频域?
工程师既能在时域中检验和处理信号,根据时间分析信号,也能在频域中检验和处理信号,根据频率分析信号。项目对工程师的主要要求之一,就是应该知道什么时候应该开展哪种分析。

一般在电子系统中,需要考查的信号是一个不断变化的电压、电流或频率。它可以是传感器的输出,也可能是系统其他部分生成的输出。在时域中,您可以测量信号的幅度、频率和周期,以及信号上升或下降时间等更有意义的参数。实验室环境中观察时域信号常用的是示波器或逻辑分析仪。

但是信号的一些参数体现在频域内。必须在频率中分析这些参数,才能解读其中包含的信息。在频域中可以识别信号的频率分量、各自的幅度和每种频率的相位。由于在频域中便于开展卷积运算,因此在频域中工作也能大大简化信号处理。卷积是一种将两种信号混合成第三种信号的数学方法。和时域分析一样,如果想要在实验室环境中观察频域信号,可以使用频谱分析仪。

对某些应用而言在时域中工作比较合适,例如用于监测更大型系统的电压或温度的系统。虽然噪声可能是个问题,在许多情况下取一定数量样本的平均值就可以满足要求。但对其他应用来说,最好是在频域中开展工作。例如需要从另一信号中过滤某种信号的信号处理应用,或是需要将信号与噪声源分离的信号处理应用,最好在频率中开展分析。

由于采样是在时域中完成的,在时域中工作基本不需要对量化数字信号进行后处理。与此相反,在频域中开展工作首先要求应用将量化数据从时域变换到频域。同样,从频域输出后处理过的数据时,需要从频率转回到时域。

如何进行变换?
根据信号的类型,如重复性还是非重复性、离散还是非离散,有多种方法可用于时域和频域之间的变换,包括傅里叶级数、傅里叶变换和Z 变换。尤其是在电子信号处理和FPGA应用中,最常用到的变换是离散傅里叶变换(DFT),傅里叶变换中的一种。工程师使用DFT 分析具有周期性和离散性的信号,即由一定数量均匀分布在采样频率中的n 位样本组成的信号。在许多应用中这种信号一般来自系统内的ADC。

简单地说,DFT 的工作原理就是把输入信号分解成代表信号正弦分量和余弦分量的两个输出信号。因此对由N 个样本组成的时域序列,DFT 会返回两组N/2+1 个余弦波样本和正弦波样本,分别被称为实分量和虚分量(图1)。实样本和虚样本的宽度为n位输入信号宽度的n/2。

图1 - 时域中的n位被变换为频域中n/2实位和n/2虚位

图1 - 时域中的n位被变换为频域中n/2实位和n/2虚位

计算DFT 的算法十分简明,如下式所示:

其中,x[i] 代表时域信号;i 的取值为0 到N-1 ;k 的取值为0 到N/2。这种方法被称为关联法,其功能是将输入信号与对应迭代的正弦波或余弦波相乘,以确定其幅度。

当然,您可能想要在应用中的某点从频域变换回时域。为此可以使用综合公式,它将实波形和虚波形结合起来,重建时域信号,即:

但ReX 和ImX 是正弦波和余弦波的缩放结果,因此需要进行缩放。除Rex[0] 和Rex[N/2] 之外的所有情况,ReX 和ImX 的值均为ReX[k]或ImX[k] 除以N/2。对Rex[0] 和Rex[N/2],则除以N。出于明显的理由,这种运算被称为傅里叶反变换(IDFT)。

通过探讨确定DFT 和IDFT 所使用的算法,可能有助于了解如何加以利用这些算法。

您可以使用Octave、MATLAB®乃至Excel 对所采集的数据进行DFT计算。许多实验室工具,如示波器,也能根据需要执行DFT 计算。

不过需要指出的是上述的DFT 和IDFT 被称为实DFT 和实IDFT,因为输入的是实数而非复数。很快就会清楚为何要了解这一点。

从电信到图像处理、雷达和声纳,难以想象有比傅里叶变换更强大、更适合并可实现FPGA 中的分析技术。实际上DFT 是最常用FPGA 应用之一(即,生产有限输入响应(FIR)滤波器系数)的基础(参阅赛灵思中国通讯第43 期《数字滤波器设计与实现详情》)。

但其用途不局限于滤波。DFT 和IDFT 还可用于电信处理中,用于执行电信通道的信道化和重组。在频谱监测应用中,它们可用来判断监测带宽内的频率构成。在图像处理中,它们用于处理图像卷积,供滤波器内核开展图像模式识别等操作。所有这些应用在实现过程中一般使用比上文介绍的更有效的算法来计算DFT。

总而言之,了解DFT 并将其实现在FPGA 中是每个FPGA 开发人员的必备技能。

基于FPGA的实现方式
上文介绍的DFT 和IDFT 的实现一般采用嵌套循环,每个循环完成N次计算。因此实现DFT 计算所需的时间为:
DFTtime = N * N * Kd ft

其中,Kdft 表示完成每次迭代的处理时间。显然这种方法实现起来极为耗时。为此FPGA 中实现DFT 一般使用快速傅里叶变换算法(FFT)。FFT 常常被称为我们时代最重要的算法,因为它对许多行业都产生根本性的影响。

FFT 与DFT 算法稍有不同,它计算的是复数DFT,即它需要实时域信号和虚时域信号,得到的结果的宽度是n 位而非n/2 位。这意味着如果需要计算实DFT,必须首先把虚部设为0,然后把时域信号转移到实部。如果要在赛灵思FPGA 实现FFT,可以有两种选择。您可以使用您选择的HDL 重新编写FFT,也可以使用Vivado® 设计套件IP Catalog 或其他来源提供的FFT IP。除非有不得已的原因不能使用IP,为缩短开发时间,一般都应该选择IP。

FFT 的基本方法是将时域信号分解为一系列单点时域信号。因为样本被重新排序,这个过程常被称为位反转。如果没有位反转算法这一捷径可走,那么创建单点时域信号的级数可以用Log2 N 计算得到,其中,N 表示位数。

随后使用这些单点时域信号计算每个点的频谱。这一计算相当简单,因为频谱与单点的时域相等。

这些单频点的重组是FFT 算法最复杂环节。必须每一级重组一次这些频点,恰好是时域分解的反向操作。因此要重建频谱需要Log2 N 级,这里就是著名的蝶形FFT 发挥作用的地方。

与DFT 的执行时间相比,FFT 用时为:
FFTtime = K f ft * N Log2 N

与计算DFT 相比,执行时间明显缩短。

在FPGA 中实现FFT 算法时,还必须考虑FFT 采样数。FFT 采样数将决定本底噪声,在此之下将无法再看到有用信号。FFT 采样数还将决定频点之间的间距。使用下面的公式可以确定FFT 采样数:

其中, n 为时域中量化位的数量,FFTSize 为FFT 采样数。对基于FPGA 的设计,这一般是2 的幂,如256、512、1,024 等。频点可采用下列公式计算出其等间隔:

举个非常简单的例子,在采样频率(FS)为100 MHz 的情况下,使用128 个FFT 样本可实现0.39 Hz 的频率精度。这意味着如果频率彼此之间的间隔小于0.39 Hz 将无法分辨。

高速采样
许多FPGA 中的FFT 应用和较高性能的系统都工作在非常高的频率下。高频运行会产生自己特有的设计难题。

因为在高频下无法维持奈奎斯特采样率(每个周期两个样本),因此需要不同的方法。例如使用2.5 GHz采样率采样3 GHz 全功率带宽模拟输入。运用奈奎斯特频率法则,高于1.25 GHz 的信号将被混叠到有用的第一个奈奎斯特域中。这些混叠镜像将成为基本信号的谐波分量,因此包含与非混叠信号相同的信息,如图2所示。

图2 - 奈奎斯特域与混叠

图2 - 奈奎斯特域与混叠

要判断得到的谐波或谐波成分的频率布局,可使用下列算法:

其中,N 表示有用谐波的整数。

继续前述例子,如果采样率为2,500 MHz,基频为1,807 MHz,则会在第一奈奎斯特域中产生693 MHz 的谐波成分,供在FFT 中进一步处理。

在掌握了频谱的基本知识之后,下一个需要考虑的关键因素是如何将这些ADC 和DAC 器件与FPGA 连接在一起。在上面所述的实例中,无法从ADC 接收频率为采样频率一半(采样率为2.5 Gbps)的数据。为此,高性能数据转换器使用多路复用的数字输入输出,该输入输出工作在较低频率下,一般为转换器的采样频率的四分之一或二分之一(即FS/4 或 FS/2)。

FPGA 通过多个数据流接收到数据后,如果希望执行DFT,那么下一个要解决的问题就是如何在FPGA 内处理数据。包括电信和射电天文在内的多种应用常用的方法是使用重组或分解FFT 结构(如图3 所示)。

图3 - 分解与重组FFT结构

图3 - 分解与重组FFT结构

虽然这种应用与直接FFT 相比更复杂,使用这种方法能够实现高速处理。

正您所见,在频域中工作并非像最初想象的那样困难,特别是有IP 模块帮助转入转出频域的情况下。此外还有多种方法可供选择,帮助您实现高速处理。