试用笔记:7A50T---以太网口(1)

引言
以太网口是在FPGA上比较常用的接口,在AD采样系统中常常将AD采样的数据通过高速的ethernet发送给上位机。因此我的第一篇试用笔记就是将Avnet_7A50T开发板的以太网口按照官方的教程配置使用起来。

题目介绍
安富利陈志勇博士出的试用题目:
1、使用DS48E1的SIMD功能实现四路并行12位加法”,要求数据从不同的DSP48端口进去。

评分标准:
1)使用Vivado 仿真通过
2 )使用7A50T板子,使用Vivado硬件实现且记录波形,或者,使用Matlab sysgen硬件仿真,或者其他硬件实现方式且有硬件结果
2、通过网口,PC把一幅图片传给FPGA,FPGA做处理后再回传给PC做显示。这样可以实现算法验证,并且可以比较基于PC纯软件处理,和FPGA硬加速处理的时间。至于具体做什么图像处理,比如:滤波,旋转,识别分析等都可以,参加者可以自由选择。

系统框架


测试环境
Vivado 2014.4
Matlab 2014a
Tera term
7A50T_EthernetLite_LwIP_Vivado_2014_4

实验步骤

1、 安装7A50T开发板定义文件
安装vivado 2014.4软件环境之后,在新建工程之前必须安装7a50t开发板的XML定义文件,否则会出现报错,错误信息提示为未定义”7A50T”,原因是在design_1.tcl文件中tcl指令有这么一个定义

2、 创建vivado工程
a) 由于在window 7下,vivado通常对文件的命名超过windows的限制。可以通过tcl指令将工作区转化成c:/temp
set_param “project.customTmpDirForArchive” C:/temp
b) 导入并创建Block Design
在tcl命令台将当前的路径设置为
“压缩包解压路径/7A50T_EthernetLite_LwIP_Vivado_2014_4” 之下
然后cd ./IPI 进入IPI文件下
创建block design source ./design_1.tcl
大约2分钟左右,会在./IPI文件目录下创建如图vivado工程

打开block design,在空白处右键,选择validate design进行设计验证。

验证成功

产生bit文件

至此bit文件生成完毕。注意一定要先实现完成再生成bit文件,否则会出现如下错误

3、 创建SDK工作区
a) 在vivado中选择file->export->export hardware

b) 在vivado中选择file->lanuch SDK,在弹出来的窗口中,选中安装包中的sdk_workspace文件夹。

几秒钟后xilinx SDK软件启动,界面如下

4、 配置SDK工程
添加资源库

选择new,将安装目录下的sdk_repo目录添加进去

选择file-new-application,添加工程名

选择LwIP Ethernet Apps (raw API)工程模板

选择对FPGA编程

下载完成后,选择Run—Run configuration

点击run

5、 实验结果
利用串口终端软件能够看到程序正常运行

下一步计划
分析网口程序代码和FPGA对图像的处理方法。

参考文献
7A50T_lwIP_EthernetLite_VIV2014_4.pdf
www.xilinx.com