Vivado 2017.1模块连接

作者: East FPGA那点事儿

最近xilinx发布了vivado2017.1,不仅仅增加了很多新的KU+ ZU+ VU+器件,还有很多功能很方便,比如通用的模块连接。通常在较大的设计中,工程师都需要很长时间来做顶层的模块连接,这样做需要很大的工作量还容易出错,大的设计顶层连接通常上千行代码。现在vivado支持BD文件的方式来完成顶层模块连接:

A.在设计文件中添加module,如PWM_controller:

图1.source窗口的源文件和BD文件

图1.source窗口的源文件和BD文件

B.添加新的BD文件,如上图的design_1.bd

C.在BD文件右键Add Module

图2.在BD中调用module

图2.在BD中调用module

D.弹出对话框选择需要在BD中添加的模块:

图3.选择需要添加的module

图3.选择需要添加的module

E.这样如图2就可以看到两个PWM_Controller模块了,如果需要连接到MB或Zynq则可以手工或自动Run auto connection了。

F.如果添加的模块式子模块,则可以同时选择多个模块右键create hierachy,这样能够产生另一级模型:

图4.创建新的模块层级

图4.创建新的模块层级

图5.新的模块层级视图

图5.新的模块层级视图