PCIx系列之“PCIe总线硬件设计”

本文主要介绍一些常见的PCIe设计方案,针对PCIe接口的PCB设计。

1、硬件实现方案
常见的PCIe实现方式主要有以下几种:第一种是采用直接带PCIe硬件接口的控制器,市面上也比较多,像瑞芯微的RK3399、全志的H6、NXP的i.MX.8、TI的AM65xx系列等等控制器都自带PCIe接口;第二种是使用PCIe桥片,将PCIe接口转为并口,再和ARM、FPGA、DSP等处理器连接,常见的桥片像PLX(现为AVAGO)的PEX8311、NXP的PX1011、TI的XIO1100等;第三种是直接使用FPGA的GTx或者ZU+ MPSoC的GTR(这和第一种类似),直接集成PCIe硬核,设计也更简单、快捷。

下面就针对上述的几种方式具体介绍一下。

(1)、第一种是控制器直接集成PCIe接口的情况:


(2)、第二种是通过PCIe桥片将PCIe高速串行总线转换成并行总线的情况:

(3)、第三种是使用FPGA的GTx接口在配合其他辅助信号线的情况:


2、PCB设计
2.1、PCB stackup

add-in card板厚一般采用62mil(1.6mm),mobile platform板厚可以为62mil或者50mil,但50mil的mobile platform的差分阻抗为92Ω!!!(因为电路板越薄,走线层离参考层就越近,阻抗就越小,因此设计值也要调小一点)。铜厚一般是微带线用0.5oz,带状线用1oz;

下面就针对常用的4层、6层、8层、10层板介绍相关的参考叠层设计。




2.2、阻抗控制

PCIe规范中给出的差分阻抗为100Ω,单端阻抗为50Ω。但大家一定见过下面这样的描述:

PCI Express link traces must maintain 100Ω differential /60Ω single-ended impedance for 4-layer or 6-layer boards; and 85Ω differential/ 55Ω single-ended impedance for 8-layer or 10-layer boards.

具体解释如下:

因为电路板层数越多,走线离参考平面就越近,阻抗就会越小,因此,为了阻抗匹配,设计的目标阻抗值就应该减小。同时,多层板密度也会增大,线宽会减小,线宽越小阻抗就会越大,传输损耗就会增加,因此,层数越多,走线长度就会要求越短(为了控制传输损耗)。

2.3、PCB设计规则

任何有利于高速信号完整性、EMC的规则都适用于PCIe总线的layout,但实际使用中不可能都能很好的执行,因此还是需要进行诸多取舍,下面就针对PCIe的实际情况,罗列一些可供参考的具体措施。

当差分信号线换层但没有切换参考平面时,应该在差分对过孔100mil范围内(越近越好,为了给差分信号提供返回路径的)放置参考平面同信号的过孔(Stitching Vias),对每对信号的一般要求是至少放1至3个地信号过孔,并且永远不要让走线跨过平面的分割。(Ground-Signal-Signal-Ground(GSSG) type differential via)


当差分信号换层且切换了参考平面(从GND到PWR或者从PWR到GND都一样的处理)时,应该在100mil(越近越好,为了给高速差分信号提供高频电流返回路径)范围内放置去耦电容(StitchingCaps),每对差分信号线放置两个0.1uF的电容。

尽量避免差分走线跨越gap,实在无法避免时,必须在gap两侧放置两个0.1uF电容。

在造成不匹配的地方进行匹配,为了最小化长度的不匹配,左弯曲的数量应该尽可能的和右弯曲的数量相等。

长度匹配绕线时,每段长弯折的长度必须至少为3倍线宽。蛇形线弯折部分和差分线的另一条线的最大距离必须小于正常差分线距的2倍。

测试点应该摆放在对称的位置,同时保证Stub不能影响差分信号。

当出现长距离走线时,为了减小板材和焊接的影响,走线最好不要横平竖直的,而是走斜线。

当差分走线必须从过孔等通孔之间走线时,对于过孔:跨越过孔anti-pad的走线不能超过线宽的一半,装配孔之类的通孔绝对不能跨越到void(也就是anti-pad)。

2.4、PCB线长要求


There is no length match requirement between transmit and receive pairs. Trace Length matching between pairs is not requireddue to the embedded clock architecture and large pair-to-pair skew allowance. However,it is esirable to keep the length differences small to minimize latency.



2.5、Stitching Vias

stitching vias在高速信号完整性中的作用还是比较大的,尤其对于差分对布线,虽然两根线互为返回路径,但“地”返回路径还是非常重要的。下面就针对差分走线中的信号换层介绍stitching vias。




PCIe设计过程中layout设计相关的文档除了参考规范外,还可以参考以下几个文档,虽然比较老,但还是有一定的参考价值。

  • Board design guidelines for PCIExpress interconnect, Intel
  • PCI Express board design guidelines, Intel, June 2003
  • Board design guidelines for PCIExpress architecture, PCI-SIG, 2004
  • 以上就是针对PCIe硬件设计的一些粗略的讲解,由于PCIe相关资料较多,没法一一罗列,但主要还是以规范为主,配合相关芯片的datasheet和user manual。

    文章转载自:硬件助手

    推荐阅读