• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网

诸葛匠人's blog

Sort by:[标题][日期]

  • 浮躁的人永远不是一个高手--给电子设计初学者的一些建议 - February 16., 2011
  • 成功的33条军规,照这样做,不出一年你会发现自己变化很大! - February 16., 2011
  • 工程师GG关于FPGA项目开发的九大感言 - September 25., 2010
  • FPGA电路设计的几个误区 - September 18., 2010
  • FPGA/CPLD设计小技巧之Verilog篇 - August 31., 2010
  • 关于Verilog的可综合性 - August 17., 2010

用户登录

  • 免费注册
  • 重设密码

精彩推荐

最新评论

  • 欢迎报名,明天研讨会开始!!!
    1 天 15 小时之前
  • 谢谢你
    1 周 7 小时之前
  • 微博网友回复大M兔:回复@电子创新网张国斌:可以参考808
    2 周 1 天之前
  • pork_jelly:
    2 周 1 天之前
  • 未来大学计划一定会有的!
    2 周 3 天之前
  • http://blog.21ic.com/user1/85
    2 周 4 天之前
  • 只能看看,不能动手 啊,眼馋啊。希望大学计划可以提供试用啊
    2 周 4 天之前
  • 谢谢啊,信息搜集的很多啊,看来大侠准备好好研究vivado
    2 周 5 天之前
  • 自己顶一下,补充两个官方的视频 http://china.
    2 周 5 天之前
  • 开始学习了。
    3 周 2 天之前

热门关键词

ISE 7系列FPGA 时序 ARM “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 Spartan-3E Virtex-6 IP Spartan-6 VHDL Xilinx可编程逻辑器件设计与开发 Zynq-7000 Modelsim FPGA开发全攻略 MicroBlaze virtex-5 LVDS DSP PlanAhead 赛灵思 Verilog FPGA ChipScope EDK “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 FPGA开发 Xilinx HDL 时序约束 目标设计平台
more tags

本周达人

paradoxfx (1,099)
王春平 (826)
wdzfd (593)
FPGA菜鸟 (494)
yq000cn (395)
哥本哈根 (383)
xooo (180)
GONGHCU (147)
龙骑士 (125)
xidian100 (114)
zerg (105)
ninazhang (95)
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号