FPGA开发之数据传输模块

USB模式:通用串行总线,由VBUS,GND,D+,D-构成(USB3.0可以达到5Gbps)。具有不同的速度模式,当D-上拉的时候一个1.5k电阻到3.3v那么处于低速模式,否则处于上拉D+高速模式。


上图就是低速模式(1.5Mbps,以USB1.1为例)。


上图就是全速模式下的原理。(15Mbps,USB1.1)


USB的两个外设之间是无法直接通信,最新的USB ON THE GO(OTG)规划,支持两个OTG设备的系统能直接进行通信。OTG规范中定义了一种双角色设备的DRD,具备Host和外设两种功能。通过ID线上电平来判断为HOST还是外设。

最新OTG原理图:

当ID电压为低的时候是HOST,对应外设端ID端悬空;R1,R2来平缓波形,可根据实际情况进行调节。

UART模块:串并行转换。
把CPU的并行数据转换为串行数据,同时也可以把串行数据转换为并行数据给CPU。按字节速度比较慢,但是可以实现远距离通信。是一种异步通信模式,最重要的参数是波特率、数据位、停止位、奇偶校验。采用的也是RS232协议。

原理图:

设计原理图:

JTAG模式:(Joint Test Action Group,联合测试行动小组)
主要用于芯片内部测试,共有4线:TMS(模式选择),TCK(时钟),TDI(数据输入),TDO(数据输出线)

TAP(test access port):通用端口,通过它访问芯片提供的所有数据寄存器和指令寄存器。TAP包括TCK,TMS,TDI,TDO,TRST。
TDI(Test Data Input):数据输入的接口。所有要数据到特定寄存器的数据都是通过TDI接口一位一位串行输入的(TCK驱动的)
TDO(Test Data Output):数据输出的接口。特定寄存器的数据输出都是通过TDO接口一位一位串行输出的(TCK驱动的)
TCK(test clock input ):为TAP时钟信号,TAP的所有操作都是通过这个时钟信号来驱动。
TMS(tset mode selection input):TMS信号用来控制TAP状态机的转换。通过TMS信号,TMS信号在TCK的上升沿有效。
TRST(test reset input):对TAP controller进行复位(初始化),这个型信号是可以选的,不是强制要求的。通过TMS也可以进行复位。

USB,UART,JTAG模块设计说明文档:
http://wenku.baidu.com/link?url=OFsjq4cHZ4S2XYu7ixULS9R7QyF28ehcJ6glA24D...