• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网

风一笑's blog

Sort by:[标题][日期]

  • 研发工程师要有的五步职业规划 - August 17., 2010
  • 未来只有懂FPGA开发的人才堪称计算机专家？ - July 27., 2010

用户登录

  • 免费注册
  • 重设密码

精彩推荐

最新评论

  • 再查一下复位信号。
    2 天 4 小时之前
  • 你可以参考附件所示文档及参考设计。
    2 天 4 小时之前
  • PC机识别PCIe设备有时间限制，每次开机时都会去检测，如
    2 天 5 小时之前
  • 关于这个问题，在这个科通专家编撰的白皮书中有详细的介绍，您
    2 天 8 小时之前
  • 各位专家好，我想在ise中调用edk，以下是我的代码，只是
    3 天 4 小时之前
  • 这个数值具体为多少，取决于FPGA的下游器件的时序特性，以
    5 天 3 小时之前
  • DLL和DFS是两个独立单元，其各自的输入时钟频率范围指标
    5 天 10 小时之前
  • 经过进一步试验发现，必须输入信号频率在18MHz以上时，倍
    5 天 23 小时之前
  • 检查电源，如果内部有用dcm，检查DLL锁住状态
    6 天 5 小时之前
  • 检查下设计是不是有输入信号是悬空的或者你在map选项中添加
    6 天 9 小时之前

热门关键词

Xilinx Virtex-6 时序 Spartan-6 目标设计平台 DSP Spartan-3E PlanAhead Verilog Zynq-7000 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 ChipScope Xilinx可编程逻辑器件设计与开发 FPGA开发全攻略 virtex-5 EDK ARM VHDL LVDS Modelsim ISE “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 时序约束 赛灵思 MicroBlaze HDL FPGA FPGA开发 7系列FPGA IP
more tags

本周达人

paradoxfx (1,095)
王春平 (751)
wdzfd (593)
FPGA菜鸟 (395)
哥本哈根 (383)
yq000cn (380)
xooo (155)
GONGHCU (147)
龙骑士 (125)
xidian100 (114)
zerg (100)
ninazhang (95)
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号