博客

SDSoC+ DVFS on ZC702

发表于:05/30/2019 , 关键词: SDSoC, ZC702
该项目用2018.2版Vivado, SDSoC, Petalinux搭建,只适用于2018.2版本! 搭建环境: Windows10: Vivado2018.2, SDSoC2018.2(也可以在Ubuntu16.04完成) Ubuntu16.04: Petalinux2018.2 PYNQ-Z1/Z2, v2.1 img

Xilinx 7系列FPGA时钟篇 (1)——时钟结构简介

发表于:05/29/2019 , 关键词: 7系列FPGA, 时钟
说起xilinx的FPGA时钟结构,7系列FPGA的时钟结构和前面几个系列的时钟结构有了很大的区别,7系列的时钟结构如图1所示,理解了这张图,咱们就对7系列的FPGA时钟结构了如指掌,下面咱们就聊聊这张图

学会Zynq(8)PL中断示例(SPI)

发表于:05/28/2019 , 关键词: Zynq
双核Zynq中共有20个PL到PS的中断。IRQF[15:0]是16个共享外设中断(SPI),可配选择上升沿触发或高电平触发,中断号为61-68和84-91。另外还有4个私有外设中断(PPI)IRQF2P[19:16],每个CPU都有一个来自PL的FIQ(快速中断)和IRQ,其中断敏感类型固定。

在Sdx中使用xfOpenCV

发表于:05/28/2019 , 关键词: xfOpenCV, SDSoC
接着上一篇 http://xilinx.eetrend.com/blog/2019/100043298.html 上一篇末尾在Sdx中使用xfOpenCV出了一些问题。我是ubuntu16.04,Sdx2018.2。

Xilinx 7系列FPGA分类简介

发表于:05/27/2019 , 关键词: 7系列FPGA
赛灵思公司的7系列FPGA根据不同客户的应用需求,分为4个子系列,即Spartan7系列、Artix7系列、Kintex7系列以及Virtex7系列。和前几代FPGA产品不同的是,7系列FPGA采用的是统一的28nm设计架构,客户在不同子系列的使用方式上是统一的,消除了不同子系列切换使用带来的不便

Xilinx FPGA-CRC校验简介(转载)

发表于:05/27/2019 , 关键词: CRC校验
CRC校验的原理非常简单,其中,生成多项式是利用抽象代数的一些规则推导出来的,而模2加(也就是异或),是对应于有限域的除法。

在Vivado HLS2018.2中使用xfOpenCV

发表于:05/22/2019 , 关键词: xfOpenCV, Vivado HLS
本来写了一篇关于在HLS中使用xfOpenCV的记录,一步一步,但不小心删掉了。只能重新大致回忆下,肯定没有之前的全面。

学会Zynq(7)中断系统简介

发表于:05/21/2019 , 关键词: Zynq, 中断系统
本文简单介绍Zynq的中断系统和中断控制器。Zynq的PS部分基于ARM架构,使用了两个Cortex-A9处理器(CPU)以及GIC pl390中断控制器(单核Zynq则只有一个GIC)。GIC是通用中断控制器(Generic Interrupt Controller)的简称。双核的中断系统框图如下

ZYNQ图像处理|静态图像通路|VDMA寄存器、DDR内存操作

发表于:05/17/2019 , 关键词: Zynq, 图像处理
在图像处理、计算机视觉领域,Lena数字图像被大多数的键盘侠广泛使用,Lena可以说是一张司空见惯的标准图。国外某期刊的主编,曾经说明过以下原因:1.Lena图像混合了各种细节、纹理特征、平滑区域和阴影部分,能够很好的测试图像处理的各种算法;2.Lena是个迷人的美女,做图像处理的研究者或工程师,大部分都是男的,不奇怪他们被Lena美女所吸引。

FPGA控制RGMII接口PHY芯片基础

发表于:05/15/2019 , 关键词: RTL8211EG
网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG。但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统。这类接口总线位宽小,可以降低电路成本,在实际项目中应用更广泛。

Xilinx Vivado Cordic 核的使用

发表于:05/14/2019 , 关键词: Vivado, cordic
一:参数配置 1.选择函数的类型。包含了矢量旋转,矢量变换,正弦,余弦,双曲正弦,双曲余弦,反正切,反双曲正切和平方根的计算。 2.选择cordic的结构。可选并行和串行。 3.选择输出流水线类型。提供了三种,无,最优,最大。其中optimal模式实现时使用很多流水线,但是不使用附加的查找表。

学会Zynq(6)固化程序到SD卡或QSPI Flash

发表于:05/13/2019 , 关键词: Zynq
SDK调试程序时都是通过JTAG,将PL的bit流文件和应用程序的ELF文件下载到Zynq中,运行查看效果。调试验证功能后需要将程序固化到板子上,使板子上电后可以从存储单元中加载程序,而无需SDK的调试环境。Zynq支持多种存储设备,本文将介绍如何将程序固化到常用的SD卡和QSPI Flash中

Python字符串拼接的几种方法(转载)

发表于:04/30/2019 , 关键词: python, 字符串拼接
Python字符串拼接的几种方法

学会Zynq(5)GPIO中EMIO的使用方法

发表于:04/28/2019 , 关键词: Zynq, GPIO, EMIO
EMIO就是PS控制PL资源的简单例子。EMIO就是可扩展的MIO,当与PS直接相连的MIO不够用时,可以使用EMIO做“扩展”。使用体会上,感觉就是ARM直接控制了PL部分的管脚。GPIO的bank2和bank3就是通过EMIO接口与PL相连的,本文将先通过PS控制PL部分流水灯的实例感受下EMIO的使用,然后再介绍EMIO相关的基本概念

Xilinx 乘法器IP的使用

发表于:04/25/2019 , 关键词: Xilinx, 乘法器IP
软件工具: Vivado 一、配置Multipiler 按照以下进行配置。 重点说一下流水线级数,这里选择5,说明时钟使能后5个周期可以输出结果。 二、编写代码 生成的模块: