博客

解锁Vivado综合技巧，这份HDL XDC属性设置清单让你事半功倍！（二）

2023-09-07 | Vivado综合, XDC, Verilog

为什么格雷码可以辅助解决多bit跨时钟域的问题​？读完这篇文章，你就会进一步了解事情的本质

2023-09-07 | 跨时钟域, 格雷码

解锁Vivado综合技巧，这份HDL XDC属性设置清单让你事半功倍！（一）

2023-09-06 | Vivado, XDC, 综合, Verilog

如何让级联的UltraRam获得最佳时序性能

2023-09-05 | UltraRAM, XPM, URAM

基于FPGA的RGMII接口设计（一）——GMII到GRMII的转换

2023-09-05 | FPGA, RGMII

FPGA的多bit信号跨时钟域处理方法之一：握手法（必须掌握）

2023-09-04 | FPGA, 跨时钟域, 握手法

ZYNQ上的简单 FSK 基带发射器

2023-09-04 | Zynq, SDR, FSK, 基带发射器

Vivado设计资源优化 ，查看各子模块资源占用的方法大全

2023-09-04 | Vivado, 时序约束, FPGA设计

PCIe协议层——PCIe接口专栏(二)

2023-09-01 | PCIE协议, PCIe接口

Vivado约束添加方法：一文全面解析IO和时序约束

2023-09-01 | Vivado, 时序约束

BRAM资源不够用？不怕！这里有FPGA BRAM省资源小秘招！

2023-08-31 | BRAM, FPGA

【数字实验室】消除毛刺

2023-08-30 | 毛刺

FPGA的多bit信号跨时钟域为什么不能使用两级同步打拍处理（面试必问）

2023-08-29 | FPGA, 跨时钟域

初识PCIe协议——PCIe接口专栏(一)

2023-08-29 | PCIE协议, PCIe接口

AMD下一代处理器首次曝光：大小核APU设计，全支持超线程

2023-08-29 | AMD, 处理器, APU