博客 | FPGA 开发圈

ZCU106的PYNQ移植

PYNQ官方给出SD img 文件的开发板目前有三块：PYNQ-Z1，PYNQ-Z2以及ZCU104

2023-07-13 | ZCU106, PYNQ

ADC也分很多类，你知道几种？

在如今的电路设计中，绝大部分的场景都是数字和模拟的混合电路设计

2023-07-13 | ADC

Vivado爬坑指南（2）

在xilinx zcu104开发板中，可以对FMC的电压进行调整，从而调整了FMC引脚的输出电压

2023-07-11 | Vivado

你的反压是怎么设计的？

本文介绍几种常见的反压方式，并给出他们的一些优缺点

2023-07-10 | FPGA设计, 反压

在 FPGA 上通过 2D CNN 进行高效视频理解的 TSM 网络

在这个项目中，将在线和离线 TSM 网络部署到 FPGA，通过 2D CNN 执行视频理解任务

2023-07-07 | FPGA, CNN, Ultra96V2, ZCU104

【Vivado那些事儿】动态时钟的使用

时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构

2023-07-05 | Vivado, 动态时钟

Vivado爬坑指南（1）

作为一名刚入坑的新手小白，我将分享自己的一些建议

2023-07-05 | Vivado

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法

2023-07-04 | FPGA, IDCODE

2D 中值滤波算法实现

使用高级综合HLS，开发 2D 中值滤波器算法 (HLS)

2023-07-03 | 值滤波器算法, HLS

ZYNQ 读写SD卡——FPGA Vitis篇

本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件

2023-06-27 | Zynq, SD卡, Vitis, ZedBoard

hash算法在FPGA中的实现（完）——hash链表的删除

本文主要讨论FPGA如何删除链表

2023-06-26 | hash算法, FPGA

在Vitis上对AlveoU280进行初步配置以及案例测试

这里给出一个Vitis总的安装文档

2023-06-26 | Vitis, Alveo-U280

KV260（一）运行AI Box

KV260板卡支持vitis-ai，文档相对比较丰富，在GitHub上有很多例程源码

2023-06-26 | kv260, AI-Box

Vivado 安装后添加芯片型号方法

打开vivado，选择help，点击Add Design Tools or Devices

2023-06-21 | Vivado

RTL与HLS强强联合打造FPGA新开发之路

Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS

2023-06-21 | RTL, HLS, FPGA, Vitis HLS

每日头条

Versal裸机使用AI Engine的完整流程

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

SWDT在Versal中的应用

系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为

AMD的AI芯片战略

AMD首席执行官苏姿丰和计算与图形部门高级副总裁/总经理 Jack Huynh 均回答了行业分析师提出的有关 AMD 人工智能硬件战略的性质以及如何看待其产品组合的问题

MMCM/PLL的phase shift mode对STA的影响

在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。

AI时代，HBM掀起存储芯片新浪潮

AI热潮造就GPU繁荣的同时，也让扮演关键角色的HBM热度高居不下，成为当前AI赛道的新兴爆发风口

MathWorks 宣布推出 MATLAB 和 Simulink 的 2024a 版本

更新后的 Satellite Communications Toolbox 支持场景建模以及通信系统和链路分析

白皮书 | 一种可扩展的自动驾驶方法

探讨了汽车行业的未来发展，从 ADAS、主动安全性到有监督/无监督自动驾驶

FIR Compiler C-model如何设置参数

本文介绍如何配置C-model参数和IP匹配。