博客

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

2023-07-04 | FPGA, IDCODE

2D 中值滤波算法实现

2023-07-03 | 值滤波器算法, HLS

ZYNQ 读写SD卡——FPGA Vitis篇

2023-06-27 | Zynq, SD卡, Vitis, ZedBoard

hash算法在FPGA中的实现（完）——hash链表的删除

2023-06-26 | hash算法, FPGA

在Vitis上对AlveoU280进行初步配置以及案例测试

2023-06-26 | Vitis, Alveo-U280

KV260（一）运行AI Box

2023-06-26 | kv260, AI-Box

Vivado 安装后添加芯片型号方法

2023-06-21 | Vivado

RTL与HLS强强联合打造FPGA新开发之路

2023-06-21 | RTL, HLS, FPGA, Vitis HLS

Xilinx .coe文件格式总结

2023-06-20 | ROM, RAM

hash算法在FPGA中的实现（三）——hash表项的插入

2023-06-19 | hash算法, FPGA

Vitis下载安装尝试

2023-06-16 | Vitis

FIFO设计（Verilog）

2023-06-16 | FIFO设计

同步 FIFO、LIFO/Stack

2023-06-15 | FPGA, FIFO

AMBA4——“无聊的”Narrow transfers

2023-06-13 | AMBA4

HLS 设计数字时钟

2023-06-12 | HLS设计, 数字时钟