博客

FPGA与ADC的SPI配置实战篇(3)——AD9249三线SPI配置

发表于:08/06/2019 , 关键词: AD9249, SPI配置
本篇咱们继续以ADI公司的多通道高速ADC—AD9249为实例,向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9249的功能框图,其为16通道、65MSPS、14bit精度的多通道高速ADC,且其SPI接口只为三线模式

ZCU102(1)——PL端LED闪烁

发表于:08/02/2019 , 关键词: ZCU102
本文首先说明了PL开发的完整流程,再对仿真和调试功能进行单独说明。

学会Zynq(16)UDP echo服务器(接收回调)

发表于:08/01/2019 , 关键词: Zynq, UDP
前两篇我们学习了UDP的发送,本文学习如何处理接收数据。lwIP为UDP接收提供了回调机制,学会回调机制的使用可以为学习更复杂的TCP回调打下基础。本文使用UDP设计一个echo服务器,开发板将来自所有IP地址和端口的数据原路发送回去,功能和SDK提供的“lwip echo server”例程一样,只不过例程使用的是TCP协议。

2019 年 Python 开发者调查报告

发表于:07/31/2019 , 关键词: python
最近知名 IDE 厂商 JetBrains 发布了 2019 年开发者调查报告。本文汇总和 Python 相关的调查数据和结果

Zynq中断:共享外设中断之AXI GPIO 中断

发表于:07/31/2019 , 关键词: Zynq中断, AXI-GPIO
本能篇主要讲一下AXI GPIO 中断,AXI GPIO 中断也是共享外设中断的一种。本讲和上一讲说的中断很像,区别就是AXI GPIO 中断需要AXI GPIO核。

【 Vivado 】理解工程模式和非工程模式

发表于:07/30/2019 , 关键词: Vivado
Vivado设计套件有两个主要使用模型:项目模式和非项目模式。 可以通过Vivado IDE或通过Tcl命令和批处理脚本开发和使用项目模式和非项目模式。 但是,Vivado IDE为项目模式提供了许多好处,例如Flow Navigator图形工作流程界面。 Tcl命令是运行非项目模式的最简单方法

FPGA与ADC的SPI配置实战篇(2)——AD9639三线SPI配置

发表于:07/30/2019 , 关键词: AD9639, ADC, SPI接口
本篇咱们继续以ADI公司的多通道高速ADC—AD9639为实例,向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9639的功能框图,不难发现其SPI接口既可以实现三线模式也可以实现四线模式,本篇将以上篇的4线模式为背景,演示3线模式

学会Zynq(15)UDP sendto函数的使用

发表于:07/26/2019 , 关键词: Zynq
上文从“UDP发送Hello World”的实例体会了lwIP的使用。在user_udp_init函数中我们按照“创建UDP PCB->绑定本地端口->连接远程主机”的顺序完成初始化,发送时使用send函数将数据发送至连接的主机

Xilinx AC701评估板——PLL配置实例

发表于:07/25/2019 , 关键词: AC701, PLL配置
本实例内容为PLL的配置和例化,通过PLL产生4个不同频率的时钟,分别驱动 4 个 LED 指示灯闪烁一样的频率。通过观察这 4 个 LED 指示灯的闪烁同步与否,可以确认 PLL 产生的这 4 个时钟的频率关系。

FPGA与ADC的SPI配置实战篇(1)——AD9639四线SPI配置

发表于:07/24/2019 , 关键词: FPGA, ADC, AD9639, SPI配置
本篇以ADI公司的多通道高速ADC—AD9639为实例,向大家演示FPGA是如何通过SPI协议向该ADC读写寄存器配置数据的。如下图所示为AD9639的功能框图,不难发现其SPI接口既可以实现三线模式也可以实现四线模式,本篇将演示4线模式

学会Zynq(14)UDP发送Hello World

发表于:07/19/2019 , 关键词: Zynq
本系列前面几篇介绍了lwIP的相关知识和官方给出的应用实例。从本文开始将进入“实操”阶段,详细介绍Zynq如何使用UDP和TCP两种协议进行通信。建议阅读本文前先了解lwIP相关知识,重复的内容在本文只会简单讲述。

Xilinx 7系列FPGA之MGT简介

发表于:07/15/2019 , 关键词: 7系列FPGA, MGT, 高速串行收发器
本篇作为xilinx 7系列FPGA简介篇的最后一篇,咱们来介绍MGT(Multi-gigabittransceiver)

Xilinx的COE文件格式有区别

发表于:07/12/2019 , 关键词: Xilinx, COE文件
Xilinx的FIR的COE文件应该是这样的: fileID = fopen('fir_h.coe','w'); fprintf(fileID,'%s\n%s\n','radix=10;','coefdata='); fprintf(fileID,'%.0f,\n',h); fclose(fileID); radix=10; coefdata=             -809... 阅读详情

学会Zynq(13)lwIP官方应用程序示例

发表于:07/09/2019 , 关键词: Zynq, XAPP1026, lwIP
XAPP1026中记录一些lwIP的应用程序示例和性能测试情况,不过提供的示例工程都是在几个Xilinx的官方板子中跑的。可能很多学生没有机会碰到这些板子。。。另外这份应用笔记使用的SDK 2014.3版本也比较老,那个版本lwip还没有直接集成到SDK中。本文将这份笔记其中比较有用的代码编写思路和性能测试结果部分摘取出来

Xilinx 7系列FPGA之电源简介

发表于:07/05/2019 , 关键词: 7系列FPGA,电源,FPGA供电
前几篇咱们说了FPGA内部逻辑,本篇咱们再聊一聊7系列FPGA的供电部分