跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
Vivado中如何避免信号被优化掉？
刚写了一段 Verilog代码，辛辛苦苦花了很长时间综合，在debug的过程中，却找不到需要debug的信号了，查看网表发现没有？这种情况是因为我们的某些中间信号被优化掉了。
2020-02-12 |
Vivado
Xilinx FPGA Configuration 技术小结
对于大部分人来说，至少入门时会用到的烧写方式就两种：① 通过JTAG直接将bitsteam 烧录到FPGA。② 在设计release以后，到产品上一般都是把配置文件通过IDE工具保存存在Nor Flash里。
2020-02-11 |
Xilinx FPGA
Verilog的基础语法
虽然Verilog硬件描述语言有很完整的语法结构和系统，这些语法结构的应用给设计描述带来很多方便。但是Verilog是描述硬件电路的，它是建立在硬件电路的基础上。有些语法结构是不能与实际硬件电弧对应起来的，比如for循环，它是不能映射实际的硬件电路的，因此，Verilog硬件描述语言分为可综合和不可综合语言。
2020-02-07 |
Verilog
Verilog基础知识
Verilog HDL是一种用于数字系统设计的语言。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。无论描述电路功能行为的模块或描述元器件或较大部件互联的模块都可以用Verilog语言来建立电路模型。Verilog模型可以是实际电路的不同级别的抽象。
2020-02-06 |
Verilog
Xilinx芯片存储介绍
Xilinx的FPGA芯片中可以作为存储资源的包括LUT、BRAM、URAM。
2020-02-05 |
Xilinx
未来FPGA在计算份额上将超过CPU?
十多年前，我们不会料到加速器在数据中心会这么流行。尽管它们并不普遍，但许多新的工作负载具备加速条件，并且移植工作使旧版应用程序可以卸载以提高性能。这种过渡在GPU上最为明显，但人们寄希望于FPGA将继续发展。
2020-02-04 |
FPGA
,
CPU
vivado 如何在程序启动的时候触发 ILA
下面讲解在vivado中怎么抓一个bit下进去后开始运行的初始事件，即startup trigger。操作起来比较复杂，一般情况下都是让要抓的事件延迟发生或者循环发生，方便调试。
2020-02-03 |
Vivado
关于Xilinx SelectIO，你知道什么？
Xilinx SelectIO IP是为了将LVDS传输过来的串行信号变为并行数据。
2020-01-20 |
Xilinx
,
SelectIO
UART串口通信协议概述
UART是一种通用串行数据总线，用于异步通信。UART能实现双向通信，在嵌入式设计中，常用于主机与辅助设备通信。UART包括RS232、RS449、RS423等接口标准规范和总线标准规范，即UART是异步串行通信口的总称。
2020-01-17 |
UART
PCIE中的加扰与解扰
所谓加扰是将源数据流与一个随机序列异或后，再发送出去，异或操作完成后的数据流基本是伪随机的。PCIE数据发送端有加扰，数据接收端也有解扰操作，解扰与加扰使用相同的公式，必须完全同步，即LFSR使用相同的初始值。
2020-01-14 |
PCIe
FPGA的基本结构
FPGA由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
2020-01-13 |
FPGA
vivado xilinx IOB = true的使用
xilinx FPGA的资源一般指IOB,CLB,BRAM,DCM,DSP五种资源。其中IOB就是input/output block，完成不同电气特性下对输入输出信号的的驱动和匹配要求。
2020-01-09 |
Vivado
关于Xilinx器件Clock相关原语使用总结
Xilinx对Clock的管理如分频，倍频等没有使用IP，而是直接调用了相关原语MMCME3_ADV,在这里MMCME3_ADV原语是针对UltraScale的器件的，7系列的器件相关原语名称为MMCME2_ADV。这个规则和LVDS的serdes等原语一致。
2020-01-08 |
Xilinx
VIVADO误区与进阶
准则1：合适的代码风格 准则2：精准的时序约束 准则3：管理高扇出网络 准则4：层次化设计结构
2020-01-07 |
Vivado
xilinx FPGA复位浅析
对于xilinx 7系列的FPGA而言，flip-flop支持高有效的异步复/置位和同步复位/置位。对普通逻辑设计，同步复位和异步复位没有区别，当然由于器件内部信号均为高有效，因此推荐使用高有效的控制信号，最好使用高有效的同步复位。输入复位信号的低有效在顶层放置反相器可以被吸收到IOB中。
2020-01-06 |
Xilinx FPGA
第一页
前一页
…
81
82
83
…
下一页
末页
