博客 | FPGA 开发圈

关于Vivado License问题的解决

此文章是我在生成IP Core以后，进行网络搭建时出现的License问题的解决方案，在这里跟大家分享一下，希望对大家又所帮助。

2019-02-12 | Vivado-License

背景：ZynqNet能在xilinx的FPGA上实现deep compression 目的：运行zynqNet的代码。源码地址：https://github.com/dgschwend/zynqnet 项目程序架构，针对我们的项目，我们需要看懂相应的HLS程序和ARM端的程序。 ARM端的程序以_FIRMWARE为准；FPGA端程序以HLS为准。 1. _TRAINED_MODEL... 阅读详情

2019-02-12 | ZynqNet

FPGA基础知识（一）UG998相关硬件知识

本文是我在学习FPGA时学到的相关知识与总结，希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。 Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998：Introduction to FPGA Design with Vivado High-Level Synthesis 0.简介：... 阅读详情

2019-02-01 | UG998, FPGA

Zedboard学习（八）：zedboard移植opencv

首先要说明的是，往zedboard上移植opencv跟我们平时在pc上安装opencv的过程不同。毕竟zedboard是嵌入式平台很多东西都要删减，而且zedboard官方移植的linux不带图形界面，我们要自己在命令行下配置环境

2019-01-31 | ZedBoard, OpenCV

Vivado SDK添加函数

在viado SDK的程序开发中会出现以下的问题出现问题的原因可能是没有添加对应的头文件解决办法：添加对应的头文件如上图：添加#include”stdlib.h” 没有添加库函数解决的方法是：点击工程文件，右键，选择Properties 如下图：选择 C/C++ Build 下的Setting 选择：Libraries 添加m文件因为abs()位于math.h函数里

2019-01-30 | Vivado, SDK

ZynqNet解析（一）概览

背景：ZynqNet能在xilinx的FPGA上实现deep compression。目的：读懂zynqNet的代码和论文。一、网络所需的运算与存储 1.1 运算操作: macc：multiply-accumulation， comp：comparison add: addition/substraction div: division exp: expontential 1.2... 阅读详情

2019-01-30 | ZynqNet

System Generator从入门到放弃(七)——不同溢出与量化方式的对比

在介绍Gateway In block时谈到了System Generator中的数据类型，及不同的量化和溢出方式。本文将以两个简单的设计实例，更直观地说明不同的量化和溢出方式有什么区别。

2019-01-30 | System Generator

Zedboard学习（七）：VGA显示

VGA硬件接口到zedboard官方给出的原理图中查看： RGB信号，各四位；这里的设计是使用了电阻分压模拟了DAC芯片实现了4X4X4的RGB信号，如果要更好的显示效果还是建议使用专门的DAC。上面给出了所有的引脚分配。 VGA时序分析

2019-01-29 | ZedBoard, VGA显示

Vivado FFT9.0仿真验证

在网上看了很多的介绍，基本都是一样的，但是根据这些博客，自己验证了下发现结果和matlab中不一样。 1.配置IP核用vivado17.2 IP版本为9.0，配置首先配置最大长度为64，时钟为100MHz，将长度可以改变选中，如下图所示：进一步的配置，设置数据为整型，未缩放，输入16bit，输出自然顺序（不然虚部不方便验证）。第三页默认

2019-01-29 | Vivado仿真

UltraZed-EG PCIe Carrier Card 开发纪录: Hello Cortex-A53

在这篇文章中，我们将让这块开发板的 Cortex-A53 透过 AXIO_GPIO 模块，点亮板子上的 LED 灯，并且透过 ps_uart0 输出一些讯息。

2019-01-28 | UltraZed-EG, Cortex-A53

Zedboard学习（六）：XADC读取数据

zynq 的内嵌了 XADC，可以用来采集电压； Temp：芯片温度 VCCINT：内部PL核心电压 VCCAUX：辅助PL电压 VCCBram： PL BRAM电压 VCCPInt： PS内部核心电压 VCCPAux： PS辅助电压 VCCDDR： DDR RAM的工作电压 VREFP： XADC正参考电压 VREFN： XADC负参考电压 1、新建工程，添加block design。... 阅读详情

2019-01-24 | ZedBoard, XADC

ZYNQ ZCU102视频编码开发

ZCU102实时YUV码流输出方案：将摄像头采集的数据，输出YUV的码流数据！功能：将实时YUV码流在ZCU102BSP上编码H265,通过RTP传输协议将H265视频数据打包发送到客服端，客服端上设置H265相关参数（IP、端口号、时钟频率等）在sdp文件中,使用VLC播放实时的H265码流

2019-01-23 | Zynq, ZCU102, 视频编码

UltraZed-EG PCIe Carrier Card 开发纪录: 让 Vivado 有 UltraZed-EG PCIe Carrier Card 的配置文件

在透过 Vivado 去建立新的项目的时候，开发板没有 UltraZed-EG PCIe Carrier Card 的选项可以选，因此我们就必须自己去设定关于其开发板的信息。

2019-01-23 | UltraZed-EG

Xilinx的Overlay选择指南

FPGA（现场可编程门阵列）是半导体器件，通过设计实现具有可编程互连的逻辑块阵列。与“硬化”设备（即CPU / GPU）不同，FPGA可以编程为实现用户所需的特定硬件设计。在设计硬件系统之后，必须使用二进制文件对FPGA进行编程。此过程通常称为配置。此外，在具有固定功能和动态功能的用例中，可以部分地重新配置FPGA

2019-01-23 | overlay, Xilinx

UltraZed-EG PCIe Carrier Card 开发纪录: 硬件认识

最近入手了 UltraZed-EG PCIe Carrier Card ，这是一款基于 UltraZed-EG 核心板进行延伸的开发板，和 Zybo Board 类似，是一款同时具有 Xilinx FPGA 并且包含了 ARM CPU 的开发平台。为了了解这块开发板，我做了一些整理，让我们一样从硬件以及外围开始吧～

2019-01-21 | UltraZed-EG