哥本哈根's blog
- Verilog HDL设计练习进阶（十）--通过模块之间的调用实现自顶向下的设计 - December 4., 2011
- Verilog HDL设计练习进阶（九）--利用状态机的状态机实现层次结构化设计（参加年度达人） - December 4., 2011
- 赛灵思（Xilinx） FPGA用户约束文件的分类和语法说明--转自xilinx ISE 开发指南 - October 11., 2011
- 基于高速FPGA 的PCB 设计技巧 - October 9., 2011
- 赛灵思（Xilinx） FPGA的SRL16移位寄存器原理与使用 - October 8., 2011
- 如何使用EDK加入用户设计的IP? - October 8., 2011
- 赛灵思（Xilinx ）FPGA 嵌入式系统程序引导和启动的流程分析 - October 8., 2011
- 关于FPGA学习步骤的一些体－－ZT - March 30., 2011
- 硬件工程师为什么要学习FPGA？ - January 22., 2011
- 分享ModelSim学习笔记 - December 4., 2010
- 从面试看FPGA上手需要掌握的基础知识 - December 3., 2010
- ASIC设计转FPGA时需要注意的几点 - August 31., 2010
- 转载：用Verilog语言实现奇数倍分频电路3分频、5分频、7分频 - July 31., 2010
- 凡事预则立－－－Verilog代码设计案例分析 - July 27., 2010
- 设计分享：FPGA中的多时钟域设计－－转载 - April 4., 2010
- FPGA开发十大基本功连载之阻塞与非阻塞赋值 - January 13., 2010
- 李开复谈算法－－没有算法的功力你成不了程序高手 - December 14., 2009
最新评论
3 小时 24 分钟之前
19 小时 24 分钟之前
19 小时 25 分钟之前
3 天 21 小时之前
3 天 22 小时之前
3 天 22 小时之前
4 天 2 小时之前
4 天 22 小时之前
6 天 20 小时之前
1 周 3 小时之前