• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网

李爱国's blog

Sort by:[标题][日期]

  • 赛灵思（Xilinx ）FPGA全局时钟和第二全局时钟资源的使用方法 - December 8., 2010

用户登录

  • 免费注册
  • 重设密码

精彩推荐

最新评论

  • 欢迎报名，明天研讨会开始！！！
    1 天 15 小时之前
  • 谢谢你
    1 周 7 小时之前
  • 微博网友回复大M兔：回复@电子创新网张国斌:可以参考808
    2 周 1 天之前
  • pork_jelly：
    2 周 1 天之前
  • 未来大学计划一定会有的！
    2 周 3 天之前
  • http://blog.21ic.com/user1/85
    2 周 4 天之前
  • 只能看看，不能动手 啊，眼馋啊。希望大学计划可以提供试用啊
    2 周 4 天之前
  • 谢谢啊，信息搜集的很多啊，看来大侠准备好好研究vivado
    2 周 5 天之前
  • 自己顶一下，补充两个官方的视频 http://china.
    2 周 5 天之前
  • 开始学习了。
    3 周 2 天之前

热门关键词

FPGA开发全攻略 Xilinx VHDL Zynq-7000 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 时序约束 Modelsim MicroBlaze Xilinx可编程逻辑器件设计与开发 virtex-5 赛灵思 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 PlanAhead HDL Verilog EDK ARM FPGA DSP Virtex-6 Spartan-3E ChipScope 目标设计平台 7系列FPGA LVDS FPGA开发 IP 时序 ISE Spartan-6
more tags

本周达人

paradoxfx (1,099)
王春平 (826)
wdzfd (593)
FPGA菜鸟 (494)
yq000cn (395)
哥本哈根 (383)
xooo (180)
GONGHCU (147)
龙骑士 (125)
xidian100 (114)
zerg (105)
ninazhang (95)
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号