• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网
  • Bloggers
  • Blog Posts
Sort by:[名称][Number of posts]

paradoxfx (69)
FPGA菜鸟 (55)
王春平 (46)
技术编辑 (36)
yq000cn (29)
昱泉 (28)
瀚海泛舟 (18)
哥本哈根 (17)
xooo (16)
ninazhang (16)
figo (14)
张国斌 (14)
xuliang (11)
William (10)
龙骑士 (10)
wdzfd (8)
何宾 (7)
南宫鱼 (6)
诸葛匠人 (6)
zerg (6)
  • 1
  • 2
  • 3
  • 下一页 ›
  • 末页 »

用户登录

  • 免费注册
  • 重设密码

精彩推荐

FPGA知识库

  • 初级知识库
  • 中级知识库
  • 高级知识库
  • 中兴通讯西安招聘基带FPGA开发工程师
  • 视频: 赛灵思Kintex-7 DSP开发套件演示视频
  • 视频: 采用赛灵思Kintex-7 KC705评估套件AMS技术实现触摸屏界面的演示
  • 基于赛灵思FPGA的嵌入式Linux软硬件设计
  • 基于赛灵思spartan-3EFPGA的CAN总线转换USB接口的设计方案
  • 好消息！2012 Xilinx FPGA 最新课程技术研讨会深圳2月24日举行！欢迎报名！
  • 赛灵思公司全球高级副总裁亚太区执行总裁汤立人分享发展策略
  • 赛灵思sp605 PCIE EDK使用方法介绍教程
  • 赛灵思DSP解决方案介绍--sysgen8.1
  • 如何使用ISE开发FPGA项目
  • 白皮书：通过局部重配置实现PCI EXPRESS 技术的快速配置
  • 如何发现并解决FPGA设计中的时序问题
  • System Generator中的源控制和团队化设计技巧
  • 用Linux 对嵌入式平台软硬件进行现场升级
  • 如何降低降低航空电子应用中的中子触发单粒子翻转效应（NSEU）
  • 用多个Spartan-6 FPGA存储器控制器块创建更宽的存储器接口
  • 用Virtex-6 FPGA GTX 收发器实现三倍速率SDI
  • 赛灵思Virtex-5 FPGA力助LTE仿真器
  • 赛灵思大学计划（XUP）负责人介绍赛灵思培养创新人才的策略
  • 第二届开放源码硬件大赛颁奖典礼
  • FAE讲堂：利用赛灵思FGPA实现降采样FIR滤波器
  • FPGA高级设计——时序分析和收敛
  • Timing Closure on FPGAs
  • Xilinx 大学计划
  • 赛灵思FPGA设计高级技巧篇－－华为内部资料
  • 如何利用赛灵思工具和技术优化FPGA功耗
  • PCI Express增强型端点模块核的总线主DMA参考设计
  • 利用FPGA 平台构建汽车驾驶辅助系统算法
  • 参考系统：优化PowerPC 440处理器系统性能

最新博文

  • 十个习惯让你精通新的开发技术
  • Xilinx可编程逻辑器件的高级应用与设计技巧电子档来了！！！---参加达人活动
  • FPGA Design Flow 学习笔记（9）--参加年度达人
  • 赛灵思北京乔迁暨研发中心成立，合作伙伴妙语献祝 (多图)
  • FPGA Design Flow 学习笔记（8）--参加年度达人
  • （转贴）FPGA开发技巧之同步复位与异步复位的理解---参加年度达人
  • 硬件描述语言HDL的现状与发展--参加年度达人
  • Xilinx FPGA 嵌入式系统程序引导和启动的流程---参加年度达人
  • FPGA Design Flow 学习笔记（7）--参加年度达人
  • Basys2的简单使用--参加年度达人
更多

最新评论

  •  各位专家：    您们好：  
    3 小时 17 分钟之前
  • 阅读了一下 但是 “插入PCIe卡后，电脑自动开机”
    19 小时 17 分钟之前
  • 配置时间超过了PCIe的枚举时间，热重启就好了。不知道BP
    19 小时 18 分钟之前
  • 再查一下复位信号。
    3 天 21 小时之前
  • 你可以参考附件所示文档及参考设计。
    3 天 21 小时之前
  • PC机识别PCIe设备有时间限制，每次开机时都会去检测，如
    3 天 22 小时之前
  • 关于这个问题，在这个科通专家编撰的白皮书中有详细的介绍，您
    4 天 1 小时之前
  • 各位专家好，我想在ise中调用edk，以下是我的代码，只是
    4 天 22 小时之前
  • 这个数值具体为多少，取决于FPGA的下游器件的时序特性，以
    6 天 20 小时之前
  • DLL和DFS是两个独立单元，其各自的输入时钟频率范围指标
    1 周 3 小时之前

热门关键词

IP VHDL 目标设计平台 FPGA开发 PlanAhead LVDS Xilinx HDL Verilog Zynq-7000 EDK Spartan-6 FPGA “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 Xilinx可编程逻辑器件设计与开发 时序 MicroBlaze 时序约束 Modelsim virtex-5 ChipScope 赛灵思 7系列FPGA FPGA开发全攻略 Spartan-3E Virtex-6 ARM DSP “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 ISE
more tags
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号