• 首页
  • 新闻
  • 技术文章
  • 下载中心
  • 视频
  • 博客
  • Xilinx 大学计划
  • 购物专区
  • 论坛
  • FAQ
  • Xilinx官网

zerg's blog

Sort by:[标题][日期]

  • 如何学习一门新的编程语言? - October 9., 2011
  • FPGA常用到的电平标准 - June 9., 2011
  • 一种基于FPGA的PXA270外设时序转换接口设计 - April 12., 2011
  • 职场感悟:你的态度决定了你的成就 - April 11., 2011
  • 刚刚工作大学生的比看贴!--让你少奋斗十年! - September 8., 2010
  • 谈谈赛灵思的局部重配置技术(Partial Reconfiguration) - March 10., 2010

用户登录

  • 免费注册
  • 重设密码

精彩推荐

最新评论

  •  各位专家:    您们好:  
    1 小时 30 分钟之前
  • 阅读了一下 但是 “插入PCIe卡后,电脑自动开机”
    17 小时 30 分钟之前
  • 配置时间超过了PCIe的枚举时间,热重启就好了。不知道BP
    17 小时 31 分钟之前
  • 再查一下复位信号。
    3 天 20 小时之前
  • 你可以参考附件所示文档及参考设计。
    3 天 20 小时之前
  • PC机识别PCIe设备有时间限制,每次开机时都会去检测,如
    3 天 20 小时之前
  • 关于这个问题,在这个科通专家编撰的白皮书中有详细的介绍,您
    4 天 11 分钟之前
  • 各位专家好,我想在ise中调用edk,以下是我的代码,只是
    4 天 20 小时之前
  • 这个数值具体为多少,取决于FPGA的下游器件的时序特性,以
    6 天 18 小时之前
  • DLL和DFS是两个独立单元,其各自的输入时钟频率范围指标
    1 周 1 小时之前

热门关键词

Spartan-3E Verilog 时序 FPGA 赛灵思 ChipScope 7系列FPGA Xilinx MicroBlaze EDK virtex-5 DSP VHDL FPGA开发全攻略 LVDS Spartan-6 PlanAhead ARM ISE Zynq-7000 Xilinx可编程逻辑器件设计与开发 FPGA开发 HDL “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 时序约束 Virtex-6 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 目标设计平台 IP Modelsim
more tags

本周达人

paradoxfx (1,095)
王春平 (751)
wdzfd (593)
FPGA菜鸟 (395)
哥本哈根 (383)
yq000cn (380)
xooo (160)
GONGHCU (147)
龙骑士 (125)
xidian100 (114)
zerg (100)
ninazhang (95)
关于我们 | 法律声明 | 采购声明 | 电子创新网 | Xilinx官方网站
©2006-2012 Xilinx. All rights reserved.
粤ICP备08115057号