有线通信

赛灵思(Xilinx) 有线通信解决方案旨在满足网络基础设施需求,以实现随时随地任何设备间业务连接。从广域网和城域网到移动回程接入网和基于 xPON 的接入网,Xilinx 有线通信解决方案使电信/网络设备制造商 (TEM) 能够集中精力进行产品快速开发与部署。该解决方案还能帮助开发人员轻松应对“在保持功耗不变的情况下,设备容量需求每三年提高一倍”这一严峻挑战。在 Xilinx 的帮助下,TEM 能够提供业界一流的产品与解决方案,满足服务提供商对带宽可扩展性和灵活性的需求,从而确保为当今及未来业务提供强大支持。

宽带单载波频域均衡系统设计与FPGA实现

作者:杨 刚,李 莹,张小飞,徐大专
(南京航空航天大学 电子信息工程学院,江苏 南京210016)

摘 要:单载波频域均衡(SC-FDE)是数字通信中克服多径衰落的有效技术。宽带通信系统中应用单载波频域均衡系统设计,实现137.5 MHz 载波下27.5 Mbps 的码元传输速率。同时在系统中添加1/2 码率卷积码与(239,223)里德-所罗门(RS)码的级联信道纠错编码,提高系统的可靠性。完成单载波频域均衡系统设计,分析设计系统的关键技术,最终在现场可编程门阵列硬件平台上进行系统实现、调试和验证,完成系统实际误码率的测试。

系统设计人员利用 FPGA 与各种不同的可插拔光学接口通信,包括传统的千兆以太网模块到最新的 400G 以太网配置等。因此,您如何知道您想使用的光学器件是否在基于 FPGA 的设计中正常工作呢?欢迎观看本视频,了解有关高带宽有线通信中光互联的更多详情。

完美结合业界首款架构优化编译器、库、开发板,在FPGA上首次实现完全类似于CPU/GPU的开发和运行时间体验
2014年11月18日,中国北京-- All Programmable 技术和器件的全球领先企业赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今天在2014国际超算大会(Super Computing 2014)上宣布推出针对OpenCL™、C和C++的SDAccelTM开发环境,将单位功耗性能提高达25倍,从而利用FPGA实现数据中心应用加速。SDAccel是赛灵思SDx™系列的最新成员,将业界首款支持OpenCL、C和C++内核任意组合的架构优化编译器、库、开发板完美结合在一起,在FPGA上首次实现了完全类似CPU/GPU的开发和运行时间体验。

Nallatech 目前将推出业界首款 7 系列 FPGA 网络处理卡 PCIe-287N,采用了两个 Xilinx Kintex-7 FPGA。它非常适用于各种应用,包括实时网络滤波和高频交易等。Kintex-7 FPGA 直接耦合 4  个 SFP+ 端口,可支持多种以太网协议,包括 1GbE、10GbE、SONET 和 OTN。

一种基于赛灵思FPGA的UART电路实现

1 引 言
UART 即通用异步收发器,他广泛使用串行数据传输协议。UART 功能包括微处理器接口、用于数据传输的缓冲器(Buffer)、帧产生、奇偶校验、并串转换,用于数据接收的缓冲器、帧产生、奇偶校验、串并转换等。UART的特点是一个字符接一个字符传输,并且传送一个字符总是以起始位开始,以停止位结束,字符之间没有固定的时间间隔要求。每一个字符的前面都有一位起始位(低电平,逻辑值0) , 字符本身由5~ 8 位数据位组成,接着字符后面是一位校验位,最后是停止位(1 位,或1 位半,或2位) , 停止位后面是不定长度的空闲位。停止位和空闲位都规定高电平(逻辑值1) , 这样可以保证起始位开始处有一个下降沿。在一般的使用中往往不需要使用完整的UART功能,比如对于多串口的设备或需要加密通讯的场合使用UART 就不是最合适的。如果设计上用到FPGA ?CPLD器件,那么就可以将所需要的UART 功能集成到FPGA内部,从而使整个设计更加紧凑、稳定、可靠。分析UART的结构,UART 主要由数据总线接口、控制逻辑和状态接口、波特率发生器、发送和接收等部分组成。在本设计中,固定数据帧格式为: 开始位(1 b 低电平)、8 位数据位、偶校验、停止位(1 b 高电平) , 波特率可调。

作者: Maureen Smerdon在当今世界,安全是全球社会密切关注的问题。不论您是登机、关门,还是开始下一代电路设计,安全都是一个非常重要的问题。在家里,我们小心防范,以免家里的东西被盗。在电子行业,安全也在迅速成为不可忽视的关键要素。了解安全为什么会一跃而成电子设计领域密切关注的问题非常重要。其原因之一是由窃取设计导致的假冒产品的数量越来越庞大。国际反盗版联盟表示,这些假冒产品威胁经济的发展并且给全球的消费类市场带来了重大影响。本白皮书将确定设计所面临的主要安全威胁,探讨基本安全级别,并且介绍Xilinx 的新型、低成本Spartan-3A、Spartan-3AN 和Spartan-3A DSP FPGA 如何协助保护您的产品和利润。

Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA,Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三个亚系列,采用40nm ExpressFabric和600MHz Clocking技术,具有存储器选择如能和DDR3,QDRII+和RDLRAM存储器接口,600MHz DSP48E1 Slice,高速互连性,以太网媒体接入控制器具有10/100/1000Mbps,同时具有系统监视器和ADC,增强性配置和比特流保护,广泛用在有线通信,无线通信和广播设备。

Xilinx FPGA 提供可简化接口设计的 I/O 模块和逻辑资源。尽管如此,这些 I/O 模块以及额外的逻辑仍需设计人员在源 RTL 代码中配置、验证、执行,并正确连接到系统的其余部分,然后仔细仿真并在硬件中进行验证。

美光、Xilinx近日联合展示了一种新型的DRAM内存技术标准“RLDRAM 3”,其中的RL代表着Reduced Latency(降低延迟), 主要面向高端网络应用,诸如封包缓冲、侦测、链表、查询表等等。目前展示的原型基于Virtex-7、Kentex-7 FPGA,数据率最高 1600MHz,存储密度和传输带宽都很高,而且有着类似SRAM的快速随机访问。相比于上一代的Virtex-6 FPGA RLDRAM 2,数据率和带宽提高了60%之多。   RLDRAM 3使用了创新的电路设计,争取将每个访问周期开端到首个数据可用期间的时间差缩短到最小,同时还有超低的总线周转时间,可实现更高的持续带宽和短期平衡读写比例。   RLDRAM 3可用于需要更高速度、更大密度、更低功耗、更低延迟的40G、100G网络系统。Virtex-7、Kentex-7 FPGA也针对RLDRAM 3进行了必要的优化,可大幅提升高性能无线、有线网络系统的性能。

同步内容