Vivado设计套件

Vivado设计套件是赛灵思面向未来十年的 “All-Programmable”器件打造的开发个工具,Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的Vivado 工具将各类可编程技术结合在一起,能够可扩展实现多达1 亿个等效ASIC 门的设计

了解如何使用 Xilinx AXI 验证 IP 高效验证和调试 AXI 接口。该视频不仅介绍其使用优势,而且还将介绍如何使用实例设计进行仿真。

基于Vivado HLS的边缘检测硬件加速应用

作者:彭习武,张 涛 来源:2017年电子技术应用第5期

摘 要: 针对计算机处理高清图像或视频的边缘检测时存在延时长和数据存储带宽受限的缺点,提出了用Vivado HLS将边缘检测软件代码转换成RTL级硬件电路的硬件加速方法。硬件加速是将运算量大的功能模块由硬件电路实现,根据硬件电路工作频率高和数据位宽自定义,可以解决延时长和数据宽度受限的缺点。实验结果表明,边缘检测硬件加速方法不仅使延时和数据带宽都得到了改善,而且也缩短了边缘检测的开发周期。

0 引言

在计算机视觉和图像处理领域中,图像边缘检测技术起着重要的作用,其效果好坏直接影响整个系统的性能。由于图像的边缘蕴含了丰富的内在信息,是进行图像分割、特征值提取的重要依据。边缘检测不仅能减少处理数据,又能保留图像中物体的形状信息,是实时图像处理中的重要内容之一[1]。

Nextera 视频 Sony NMI 系统是一个即插即用的 VoIP 系统,采用 COTS IP 开关提供端对端压缩或非压缩 video over IP。Xilinx FPGA 为系统提供最佳单位性能功耗,并为系统进行量身定制以满足特定视频应用需求。

Vivado中使用增量编译技术缩短Implementation的时间

Incremental Compile增量编译是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时,重用综合和布局布线的结果,缩短编译时间。
下图是增量编译的流程:

增量编译需要已经编译完成的原始设计的dcp文件作为参考,当我们在原始设计上做微小的改动时,就可以使用增量编译的流程。这些改动包括:
- RTL代码的微小修改
- 网表的微小修改,比如增加或者改变ILA

在Vivado里面,使能IncrementalCompile的方式非常简洁,在Impl run上右键选择“Set Incremental Compile…”,然后设置相应的参考dcp文件即可:

Tips:

视频:使用 Vivado IP Integrator 进行 AXI 接口调试

了解如何使用 Vivado Design Suite IP Integrator 高效地调试 AXI 接口。本视频总结了使用该工具的好处,需要的调试步骤,并演示了不如何使用该工具。

视频:Vivado Design Suite 2017.1 的全新功能

此视频重点演示了全新 Vivado Design Suite 2017.1版本的增强功能,包括操作系统和设备支持、新外观、以及部分重配置广泛可用性等。

HLS视频教程21:数组优化 — 数组映射和重组

本视频将主要介绍:数组优化的另外两种方法:数组映射和重组。两者均可减少对存储资源(LUTRAM,BRAM 或 URAM)的消耗。

视频:Vivado Design Suite 2017.1 新版面与体验

该视频介绍了 Vivado Design Suite 2017.1 中的新版面与体验。视频还讨论了变革的动机,带您熟悉一些亮点信息,并演示了几个功能。

Vivado Design Suite 2017.1 方法和技巧

方法 1

RPX 文件为二进制文件,可帮助您通过 Tcl 命令创建报告并查看图形环境结果。支持该接口的报告命令包括: report_drc、report_methodology、report_power、report_timing、report_timing_summary 和 report_utilization。要创建二进制报告,您可采用 –rpx 选项发出一个这种 Tcl 命令。在图形环境中打开设计检查点时,您可通过选择“文件 > 打开交互式报告”访问该报告。在您打开所实现的设计时,该机制由项目流程用于恢复所有报告。

方法 2

第一次使用 Vivado v2017.1 时,RTL 综合允许您将特定综合选项分配给设计的实例。这可通过新的 block_synth XDC 属性完成,它允许您通过优化设计的各种不同部分调整设计:例如定时关键实例可重新定时,而且较少的定时关键实例可进行范围优化。无需调整 RTL 或设计设置,这一切都可通过 XDC 完成。

方法 3

Vivado 仿真器中的波形查看器有助于您搜索各种值。您可以先右键点击波形查看器中的信号,然后选择查找值,也可以使用 Ctrl+Shift+F。

HLS视频教程20:数组优化 — 数组分割

在之前的课程我们介绍了了解 HLS 的入门,以及通过实例讲解了 HLS 的工作原理和对不同数据类型的介绍和处理 ... ... 上节课我们结束了对 FOR 循环的详细介绍。本节视频开始,我们将给大家介绍 Vivado HLS 中对于“数组优化”的一些方法进行分步讲解。本讲将主要介绍:通过对数组分割来实现数据吞吐率的提升。

同步内容