Vivado设计套件

Vivado设计套件是赛灵思面向未来十年的 “All-Programmable”器件打造的开发个工具,Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的Vivado 工具将各类可编程技术结合在一起,能够可扩展实现多达1 亿个等效ASIC 门的设计

[工具与IP更新]:Vivado HLx 2017.2 下载

Vivado Design Suite HLx Editions 2017.2 现已发布,新版本增加支持 XAZU2EG 和 XAZU3EG 等符合汽车标准的 Zynq UltraScale+ MPSoC 器件,以及XCZU7EG 和 XCZU7CG。该版本还可实现 Kintex UltraScale+ XCKU13P 和 Spartan-7 XC7S50 的生产支持。

重要信息
Vivado Web Installer

使用 Vivado Web Installer 仅下载(单独安装)或下载&安装

仅下载(单独安装): Web Installer 支持下载包含所有器件和工具选项的全图,而无需运行安装程序。使用此选项在网络驱动器上安装全图,或在安装过程中允许不同用户最大灵活性。

网络安装程序会接受您的登录凭证,并允许您选择目录和 OS 以下载全图。

下载并安装: Web Installer 还允许您仅下载您所需要的文件!使用此选项选择和安装您所需要的 Vivado 设计套件版本:

● Vivado HL WebPACK (免费许可证)
● Vivado HL Design 版本
● Vivado HL System 版本
● 文档导航 (单机)

视频:Vivado工程变更命令 (ECO)

欢迎了解如何在 Vivado 中执行工程变更命令 (ECO)。本视频不仅将为您介绍 ECO 的常见使用案例、我们为完成 ECO 而推荐的流程、它们的优势与局限性,而且还将展示一个有关功能设计的 ECO。打开一个检查点,就会在 2016.1 中提供一个新的 ECO 布局。ECO 浏览器包含完成 ECO 所需的所有工具,而一个 Scratchpad 则可追踪改变并保持设计的连接、布局及走线状态。

【入门必看】学习Vivado如何获取License

老铁,还在为如何获取Vivado License而扎心?无论此刻你是一个需要安装Xilinx Vivado工具链的入门菜鸟,还是已有license过期的Vivado老铁,今儿咱就借着这篇文章,把学习「Vivado如何获取License」这档子事儿给说通透咯~ 手把手教程,分三部分讲述。码字不易,若是喜欢这篇文章,记得转给身边有需要的朋友们哦!
● Part 1:如何注册Xilinx官网账号与License申请
● Part 2:手把手教你安装Vivado HLx Webpack版本(含免费License)
● Part 3:License过期该怎么办

1、如何注册Xilinx官网账号与License申请
进入XILINX官网(建议使用英文链接 www.xilinx.com ),依次点击用户->创建新用户。

进入用户注册界面,简单填写相关信息。其中,注册邮箱填写你的个人邮箱。同时注意密码需要包含字母,数字和特殊字符。点击Create Account,创建新用户。

了解如何使用 Xilinx AXI 验证 IP 高效验证和调试 AXI 接口。该视频不仅介绍其使用优势,而且还将介绍如何使用实例设计进行仿真。

基于Vivado HLS的边缘检测硬件加速应用

作者:彭习武,张 涛 来源:2017年电子技术应用第5期

摘 要: 针对计算机处理高清图像或视频的边缘检测时存在延时长和数据存储带宽受限的缺点,提出了用Vivado HLS将边缘检测软件代码转换成RTL级硬件电路的硬件加速方法。硬件加速是将运算量大的功能模块由硬件电路实现,根据硬件电路工作频率高和数据位宽自定义,可以解决延时长和数据宽度受限的缺点。实验结果表明,边缘检测硬件加速方法不仅使延时和数据带宽都得到了改善,而且也缩短了边缘检测的开发周期。

0 引言

在计算机视觉和图像处理领域中,图像边缘检测技术起着重要的作用,其效果好坏直接影响整个系统的性能。由于图像的边缘蕴含了丰富的内在信息,是进行图像分割、特征值提取的重要依据。边缘检测不仅能减少处理数据,又能保留图像中物体的形状信息,是实时图像处理中的重要内容之一[1]。

Nextera 视频 Sony NMI 系统是一个即插即用的 VoIP 系统,采用 COTS IP 开关提供端对端压缩或非压缩 video over IP。Xilinx FPGA 为系统提供最佳单位性能功耗,并为系统进行量身定制以满足特定视频应用需求。

Vivado中使用增量编译技术缩短Implementation的时间

Incremental Compile增量编译是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时,重用综合和布局布线的结果,缩短编译时间。
下图是增量编译的流程:

增量编译需要已经编译完成的原始设计的dcp文件作为参考,当我们在原始设计上做微小的改动时,就可以使用增量编译的流程。这些改动包括:
- RTL代码的微小修改
- 网表的微小修改,比如增加或者改变ILA

在Vivado里面,使能IncrementalCompile的方式非常简洁,在Impl run上右键选择“Set Incremental Compile…”,然后设置相应的参考dcp文件即可:

Tips:

视频:使用 Vivado IP Integrator 进行 AXI 接口调试

了解如何使用 Vivado Design Suite IP Integrator 高效地调试 AXI 接口。本视频总结了使用该工具的好处,需要的调试步骤,并演示了不如何使用该工具。

视频:Vivado Design Suite 2017.1 的全新功能

此视频重点演示了全新 Vivado Design Suite 2017.1版本的增强功能,包括操作系统和设备支持、新外观、以及部分重配置广泛可用性等。

HLS视频教程21:数组优化 — 数组映射和重组

本视频将主要介绍:数组优化的另外两种方法:数组映射和重组。两者均可减少对存储资源(LUTRAM,BRAM 或 URAM)的消耗。

同步内容