Vivado设计套件

Vivado设计套件是赛灵思面向未来十年的 “All-Programmable”器件打造的开发个工具,Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具,这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的Vivado 工具将各类可编程技术结合在一起,能够可扩展实现多达1 亿个等效ASIC 门的设计

HLS视频教程 14:接口综合 - 其他案例演示

在之前的课程我们介绍了了解 HLS 的入门,以及通过实例讲解了 HLS 的工作原理和对不同数据类型的介绍和处理 ... ... 上节课我们介绍了接口综合的一些基本概念以及对“数组”的处理方式等。本节视频将向您介绍接口综合的其他案例,包括:

  • 如何添加 I/O 寄存器;
  • 添加全局时钟使能信号;
  • 控制 I/O 个数和设置复位信号的属性等。
  • Vivado Design Suite HLx 版本 2016.4 现已发布

    最新版 Vivado HLx Edition 现已推出, 其中包括:

  • 支持 Zynq® UltraScale+™ MPSoC ZCU102-ES2 和 Virtex® UltraScale+ VCU118-ES1 开发板
  • 支持 Virtex UltraScale+ XCVU11P 和 XCVU13P 器件
  • 针对 Kintex® 和 Virtex UltraScale™ 器件的重要升级
  • 在 Vivado 2106.4 版本说明中了解所有上述内容以及其它内容。

    “工欲善其事必先利其器”设计工具之于工程师乃是安身立命、发家致富的根本。一款好的设计工具可以让您事半功倍。作为数万工程师的选择,Xilinx全可编程FPGA和SoC 在5G、工业物联网、云计算、机器学习、嵌入式视觉、机器人等众多高速增长的行业广泛应用。而专为未来20年全可编程 FPGA 和SoC 而打造的设计工具Vivado Design Suit,将是全面释放这些全可编程器件潜力并加速您的设计的不二之选。

    辞旧迎新,在新旧年交际, 为鼓励基于全可编程器件的创新者,我们特推出“跨年大分享!100本Vivado图书免费拿”活动, 免费贡献100本《Vivado 从此开始》图书。该书由赛灵思高级战略应用工程师 Lauren撰写,汇集其多年实践经验及客户支持实例, 是一本由浅入深、深入浅出的实战教程。希望更多的工程设计者能从大家此次活动的分享中认识Vivado,了解Vivado,从而为我们的生活带来更多的创新设计。

    !奖品登场!

    Vivado Hls 设计分析(二)

    在使用高层次综合,创造高质量的RTL设计时,一个重要部分就是对C代码进行优化。Vivado Hls总是试图最小化loop和function的latency,为了实现这一点,它在loop和function上并行执行尽可能多的操作。比如说,在function级别上,高级综合总是试图并行执行function。

    除了这些自动优化,directive是用来:
    (1) 并行执行多个tasks,例如,同一个function的多次执行或同一loop的多次迭代。这是流水线结构。
    (2) 调整数组的物理实现((block RAM),函数,循环和端口,以提高数据的可用性,并帮助数据流更快地通过设计。
    (3) 提供关于数据dependency的信息,或者缺乏数据dependency,允许执行更多的优化。最终的优化是修改C源代码,以消除在代码中意外的dependency,但是这可能会限制硬件的性能。

    本文使用的sample设计是一个matrix multiplier函数。目标是在每一个时钟周期处理一个新的sample,并实现数据流接口。

    优化matrix multiplier

    solution1

    观看视频,了解 OpenCV 库和其在一些典型应用中的使用,以及 Zynq-7000 SoC 的优点和如何实现 OpenCV 设计。同时您还能学习到如何在设计流程中使用 HLS 和视频库文件。本教程将通过一个设计实例向您讲解以上内容。​

    观看视频,学习如何将 Vivado IP 和第三方综合工具配合使用。此视频将通过一个设计实例引导您完成创建自定义 IP 的步骤;用第三方综合工具IP黑盒子来审查所需 IP 输出;整合 Vivado IP 网表和第三方综合工具网表的两个方法,即“网表项目模式”和“非项目 Tcl 脚本模式”。​

    Vivado快速上手:IO管脚规划与布局

    本视频将向您介绍如何使用 Vivado 设计套件中的交互式“IO Pin Planning”和“Device Exploration” 功能。具体来说,IO 规划包括:在设计中创建、配置、分配和管理 IO 端口以及时钟逻辑对象。该视频教程描述了在设计流程的不同阶段如何执行 IO 规划的步骤。

    HLS视频教程8: Vivado HLS 中的 C/C++ 基本运算

     在之前的课程我们介绍了了解 HLS 的入门,以及通过实例讲解了 HLS 的工作原理,对任意精度数据的处理,数据类型的转换方法,以及 HLS 中的复合数据类型。本节视频将涵盖了 C/C++ 中常用的基本运算,通过几个具体案例重点阐述在 Vivado HLS 中使用这些运算时应注意的一些事项。

    赛灵思FPGA助力解决困扰7年的27皇后难题

    作者:陆健锋

    有一个古老而著名的N皇后问题,即放置n个皇后在n*n棋牌中,使两两间的皇后不会相互攻击(同一行、同一列、同一斜线上的皇后都会自动攻击),它是回溯算法的典型案例。其26皇后在2009年被解开,但Q(27)的深入拓展持续了六年。

    现在,德累斯顿工业大学的托马斯B.普瑞瑟尔团队已经解开了Q(27)问题。可以参考文章“Solving the N-Queens Puzzle for 27 Queens using FPGAs”,在这里他们详述了为什么选择攻克27皇后问题,用了什么样的算法和设计,以及这个过程中的宝贵经验。在9月19日,他们再一次运用大量并行FPGA来获取到了答案:

    HLS视频教程7: 了解HLS中的复合数据类型

    在之前的课程我们介绍了了解 HLS 的入门,以及通过实例讲解了 HLS 的工作原理,以及对任意精度数据的处理,以及数据类型的转换方法。本节视频结合案例详细介绍了如何在 Vivado HLS 中使用 C++ 的复合数据类型:结构体和枚举类型。

    同步内容