赛灵思公司高层与嵌入式FPGA双认证项目培训学员现场交流FPGA 加速中国“智”造　拥抱嵌入式计算新纪元
全球可编程平台领导厂商赛灵思（Xilinx, Inc.; NASDAQ: XLNX）在上海市职业技能鉴定中心的支持下，针对双方联合打造的计算机程序员（嵌入式FPGA方向）（三级）双认证项目，在市北高新技术服务业园区举行了主题为“FPGA加速中国‘智’造，拥抱嵌入式计算新纪元”的新闻发布会。该项目将国家证书的权威性与FPGA发明者美国赛灵思公司的嵌入式计算平台的前瞻性完美结合，开辟了嵌入式计算创新型人才培训的崭新模式。

Virtex®-6 HXT FPGA 针对需要超高速串行连接功能的应用进行了优化，通过 6.6Gbps GTX 收发器和 11.18Gbps GTH 收发器组合提供了业内最高的串行带宽，从而实现了新一代分组和传输、交换机结构、视频开关和成像设备。ML630 是新一代转发器、复用转发器和 ODU 交换应用的理想之选，它为满足 100GE 和 ODU-4 带宽驱动的设计提供了一款经济高效的开发平台。http://china.xilinx.com/products/boards-and-kits/EK-V6-ML630-G.htm#DecNLSC

本地有线电视头端设备通常由计算机系统和提供通信服务的数据库组成，目前，多系统运营商面临提供交互性能和丰富业务数据流方面的压力，此白皮书介绍了新兴的广播工业标准，以及 FPGA 将如何为设备厂商提供灵活的芯片平台来满足瞬息万变的市场需求。

数码视讯成立于2000年，是一家在创业板上市公司。今天在座的大洋主要提供节目的制作，而数码视讯主要提供节目的传输以及媒体的服务。针对数码视讯目前从事的三网融合、广电数字化改造和新媒体服务，FPGA一直是我们这个行业里面非常重要的一个芯片。如刚才科通集团袁总说，从去年开始FPGA已经超过了我们所有的芯片，占到公司采购额的20%-30%，已经远远领先于其他的芯片。

赛灵思Virtex-6 FPGA可满足所有性能和业界标准规范要求中兴通讯认为FPGA的出色性能、低功耗和高灵活性，在加速产品上市，提高运营商、企业和数据中心网络解决方案的竞争优势方面，起着关键作用
全球可编程平台领导厂商赛灵思公司 （Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布，全球电信设备和网络解决方案上市提供商—中兴通讯，在其基于分组的多业务承载平台中，采用赛灵思的高性能Virtex®-6 FPGA，实现了100G以太网业务的部署。

赛灵思现已向客户推出全球最大容量的 FPGA：Virtex®-7 2000T。这款包含 68 亿晶体管的FPGA具有 1,954,560 个逻辑单元，容量相当于仅次于它的 28 nm FPGA 的两倍。这是赛灵思采用台积电 (TSMC) 28 nm HPL工艺推出的第三款 FPGA，更重要的是，这也是首款采用赛灵思 3D IC 技术的堆叠硅片互联 (SSI) 技术的商用产品。

1、赛灵思要宣布什么消息？

赛灵思公司今天宣布，其世界容量最大的可编程逻辑器件—Virtex®-7 2000T 现场可编程门阵列(FPGA)开始供货。Virtex®-7 2000T拥有68 亿个晶体管，200 万个逻辑单元，相当于2,000 万个ASIC 门。这也是首款采用赛灵思独特的堆叠硅片互联(SSI)技术的FPGA。 

2、今天宣布的消息为何对赛灵思客户非常重要？

Virtex-7 2000T FPGA 为客户提供了两倍于同类竞争产品的容量，同时实现了更高系统集成度，支持更出色的ASIC 原型和替代功能，这是同样采用28nm 工艺技术的单硅片器件所无法实现的。此外，在这一代工艺上，赛灵思比通常单硅片器件方法能够更早为客户提供最大器件。 

3、为什么ASIC 原型和模拟仿真是Vitex-7 2000T 器件的重要目标市场？

就ASIC 原型和模拟仿真而言，客户希望尽快获得最新型FPGA。

当今的多业务光网络要求收发器必须能够适应广泛的输入数据速率。高速串行I/O 具有内在的数据速率处理下限，可以防止轻易连接到低速客户信号。Paolo Novellini 与Giovanni Guasti 在本应用指南中介绍的非整数数据恢复单元(NI-DRU) 由查找表(LUT) 和触发器组成，特别适用于Virtex-5 LXT、SXT、TXT 与FXT 平台中的RocketIO™ GTP 与GTX 收发器。NI-DRU 可以让数据速率下限降低到0 Mbps，同时把上限提高到1250 Mbps，从而使嵌入式高速收发器成为真正多速率串行接口的理想解决方案。

门光子计数器是量子光学实验中单光子探测常用的数据采集设备，用于收集单光子探测器探测到的单个光子信号。由于不同的场合需要用到不同的计数模式，商用的计数器往往难以满足具体的需求，或者造成采集效率低下。系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构，该架构能够灵活的添加不同的计数功能，并通过统一的FSL总线和Microblaze CPU与PC通信。在该架构的基础上实现了针对量子单自旋调控实验中常用的计数模式。系统所采用的设计和实现方式可以推广到其他光子计数需求中，并具有较低的设计和生产成本。

为了满足当前系统和处理器的生产量需求，更新的静态存储器应运而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung为高性能的网络系统应用而共同开发的一种具有创新体系结构的同步静态存储器。