连接

赛灵思连接功能解决方案使得您能够在串行应用 - 主流应用直至超高端应用 - 领域内迅速实现定制终端产品系统,并且为应用设计提供宝贵优势。赛灵思致力于通过其目标设计平台提供连接功能开发工具、方法、IP 和技术支持。面向连接功能的目标设计平台将这些元素带入了产品化解决方案,为有经验的用户加快了开发速度,并且为新用户简化了 FPGA 应用。

Virtex-5在单芯片上提供符合 SDI 标准的高速接口,降低 DLP数字电影投影仪的总成本
全球可编程平台领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP 数字影院投影仪产品, 均采用了赛灵思Virtex®-5 FPGA系列产品。

如何在赛灵思在FPGA上实施无线LAN接口

基于赛灵思器件平台构建的WLAN等复杂高速IP可全速运行甚至通过Wi-Fi认证
每家公司在设计IEEE802.11无线LAN控制器等复杂的高速知识产权(IP )核时,都会面对如何证明设计能够正常工作且质量过硬等难题。测试芯片非常重要,因为只有通过测试芯片才能证明该IP是否通过硅验证(silicon-proven)。不过测试芯片只能捕获到硬件设计在某个时点的状态。但是,IP需要具有足够的灵活性才能支持配置和各种应用。WLAN对灵活性和可升级性还有更多的要求,因为不断有新的与市场相关的规范(Wi-Fi, ETSI/FCC)在制定中,而且部分新规范要求,或至少需要硬件更改。

作者:Carol A. Fields
赛灵思公司
高端级产品线经理
电子邮箱: carol.fields@xilinx.com
从较高的层面上来讲,千兆位级收发器 (GT) 就是以极高的速率在不同芯片间传输数据的 I/O 高速通道。恰当的 GT 不仅可消除传输瓶颈,而且还可使系统加速,因此选择合适的 GT 是通信和实时处理领域尤其需要重点考虑的设计事项。众多的应用都想利用 GT 的优势,但特定的市场领域可能会存在太多的标准、协议或使用模型。有时针对某一种应用就会涉及到好几种标准,从而迫使设计人员必须自行决定哪种标准才能最佳满足系统所需。因此,为了选择最适合的千兆位级收发器,我们必须对各种协议的最新发展情况了如指掌。

从无

采用FPGA设计SDH光传输系统设备时钟

作者:TSP8500 文章来源:TSP8500
SDH设备时钟(SEC)是SDH光传输系统的重要组成部分,是SDH设备构建同步网的基础,也是同步数字体系(SDH)可靠工作的前提。SEC的核心部件由锁相环构成。网元通过锁相环跟踪同步定时基准,并通过锁相环的滤波特性对基准时钟在传输过程中产生的抖动和漂移进行过滤。而当基准源不可用时,则由SEC提供本地的定时基准信息,实现高质量的时钟输出。

作者:刘 凯,徐 欣
(国防科技大学 湖南 长沙 410073)
PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI SIG联合成立的Arapahoe Work Group共同草拟并推举成取代PCI总线标准的下一代标准。PCI Express利用串行的连接特点能轻松将数据传输速度提到一个很高的频率,达到远远超出PCI总线的传输速率。一个PCI Express连接可以被配置成x1,x2,x4,x8,x12,x16和x32的数据带宽。x1的通道能实现单向312.5 MB/s(2.5 Gb/s)的传输速率。Xilinx公司的Virtex5系列FPGA芯片内嵌PCI-ExpressEndpoint Block硬核,为实现单片可配置PCI-Express总线解决方案提供了可能。

作者:David Banas
Xilinx 公司高级应用工程师
本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门,包括关于首选电路拓扑的快速指南,以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外,本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果。

恩智浦半导体(NXP Semiconductors)近日宣布,其推出的支持JESD204A标准的CGV™ 系列数据转换器,与Xilinx® 高性能Virtex®-6 FPGA及低成本Spartan®-6 FPGA系列实现互通。对设备设计者来说,可编程逻辑器件与高速转换器之间的互通性是关键验收标准之一,因为这种互通可以消除与项目进度相关的风险和成本问题。

作者:方超 龚龙庆 张宝利 西安微电子技术研究所
来源:电子产品世界
引言
  JTAG(联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),目前主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线:TMS(模式选择)、TCK(时钟)、TDI(数据输入)、TDO(数据输出线)。本文利用JTAG标准协议设计一种针对同类FPGA进行动态重构配置的重构控制器。

Opal Kelly推出基Virtex-5的USB集成模块

总部位于俄勒冈州波特兰的Opal Kelly公司专门从事基于FPGA的USB模块开发,现推出了基于赛灵思Virtex®-5 FPGA的USB集成模块——XEM5010。 XEM5010相对于前代产品而言,具有更大的内存,更出色的I/O性能,而且还为PC提供了应用编程接口 (API)。

FPGA基础知识:详解时钟

无沦是用离散逻辑、可编程逻辑,还是用全定制硅器件实现的任何数字设计,为了成功地操作,可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将导致错误的行为,并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可分为如下四种类型:全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上述四种时钟类型的任意组合。

同步内容