低功耗

为了成功满足需要,赛灵思提供了完整的解决方案,包括功耗估计器和分析器、功耗驱动实现工具算法以及各种功耗相关技术文档。在这些页面中,您能够找到实用信息和 FPGA 开发周期内任何阶段都适用的资料。

赛灵思(Xilinx)台湾区总经理王汉杰,于周二(1/12)的媒体会议上表示,赛灵思40/45nm的FPGA产品在推出后,广泛获得客户好评,其功耗与性能的提升,让过去没有使用FPGA设计的系统产品也开始采用。包含SSD、Display、KVM、投影机与多功能事务机等,已有使用FPGA的设计方案,也带起了FPGA往中高量的应用市场发展。

如何利用赛灵思工具和技术优化FPGA功耗

在过去的五六年时间里,IC 工艺从130nm 快速发展到90nm 并随后很快进入当前的65nm 结点,工艺技术的每一次进步都使得功率管理变得更为重要。在130nm 节点时,IC 生产商就开始注意到晶体管的电流泄漏问题,即使在闲置模式下,晶体管也存在由于电流泄漏而带来的功率消耗。 进入90nm 工艺时代,IC 的工作电压进一步下降,但电流
泄漏问题更加严重,在器件的总功耗中占有相当大的比重。 对于65nm 工艺,这些趋势仍在延续。

40nm与45nm工艺节点下的功耗分析

作者:Matt Klein
在40nm和45nm工艺节点,功耗已经成为FPGA选择的头号因素,本白皮书揭示了赛灵思如何设计最新推出的Spartan®-6 (45 nm)和Virtex®-6 (40 nm) FPGA系列,使其动态功耗比其上代 Spartan-3A和 Virtex-5 器件降得更多。如此大幅度地降低功耗需要很多工程创新,在40nm和45nm节点,晶体管呈指数级漏电流增长,使静态功耗成为主要挑战,此外,对高性能的追求驱使内核时钟频率更高,又增加了动态功耗,本白皮书揭示了了赛灵思如何在Spartan-6 和Virtex-6 FPGA上通过工程创新解决了这些挑战。

同步内容