配置

有关赛灵思公司面向FPGA 的配置解决方案和面向CPLD 与PROM 的编程解决方案。

谈谈赛灵思(xilinx )FPGA 配置电路设计

这里要谈的时xilinx的spartan-3系列FPGA的配置电路。当然了,其它系列的FPGA配置电路都是大同小异的,读者可以类推,重点参考官方提供的datasheet,毕竟那才是最权威的资料。这里特权同学只是结合自己的理解,用通俗的语言作一点描述。

显示器的扩频时钟接收应用指南

平板和视频播放器之类的显示应用通常采用高速、低压差分信号(LVDS)接口来传输视频数据。为了解决电磁兼容性(EMC)问题,设计者可以利用扩频时钟技术来降低这些信号所产生的辐射能的影响。设计者将扩频时钟用作LVDS信号的发射源时,辐射能就会在整个频率范围内发散开来,从而有效地降低了任意频率下的峰值能量。

本应用指南针对 FT256 1 mm BGA 封装的 Spartan™-3E FPGA,讨论了低成本、四至六层、大批量印刷电路板 (PCB) 的布局问题,同时探讨高速信号和信号完整性 (SI) 因素对低层数 PCB布局的影响。本应用指南的读者为设计工程师、管理人员和 PCB 布局人员,他们对与 SI 相关的设计问题应当已经有所了解。本应用指南主要讲述 FT256 封装的 Spartan-3E 器件,但这些信息也适用于同等的 FG256 封装,其中包含的通用指南可用于优化其他器件和封装的路板布局。

赛灵思System Generator时间参数深度剖析

在进行基于模型的反馈控制系统设计时,掌握时间参数至关重要。
作者:Juergen Wassner,卢塞恩应用科学与艺术大学工程与建筑学院讲师
电子邮箱: Juergen.wassner@hslu.ch

Christoph Eck,卢塞恩应用科学与艺术大学工程与建筑学院讲师
电子邮箱: Christoph.eck@hslu.ch

基于模型的设计 (MBD) 因其在缩小实时系统抽象的数学建模和物理实现之间差距的光明前景而备受关注。通过使用相同的源代码进行算法分析、架构探讨、行为模拟和硬件/软件设计,MBD 有望缩短系统设计周期。

周立秋 ,李仁发 ,曾庆光
湖南大学计算机与通信学院,湖南长沙(410042)
E-mail: fdws989@163.com
面向可重构片上系统的软硬件划分在一开始就受到研究人员关注,动态软硬件划分算法的难点在于其对实时性要求比较高。本文通过分析基于函数的动态软硬件划分问题,提出了通过贪婪算法和禁忌搜索算法相结合的方式来实现对动态软硬件划分实时需求问题的解决。

Cadence并购Taray加速加速实现FPGA design-in

Cadence日前宣布并购Taray。Taray是一家在PCB系统设计中整合众多大尺寸、复杂FPGA的技术供货商。透过在整个PCB设计流程中嵌入Taray专利FPGA合成技术,Cadence将为客户提供一个平台,提高生产力并加速实现以FPGA为基础PCB的设计能力。

设计技巧:用matlab来实现fpga功能的设计

近年来,在数字通信、网络、视频和图像处理领域,FPGA已经成为高性能数字信号处理系统的关键元件。FPGA的逻辑结构不仅包括查找表、寄存器、多路复用器、存储器,而且还有快速加法器、乘法器和I/O处理专用电路。FPGA具有实现高性能并行算法的能力,是构成高性能可定制数据通路处理器(数字滤波、FFT)的理想器件。如Virtex-II Pro FPGA包含高性能的可编程架构、嵌入式PowerPC处理器和3.125Gbps收发器等。

FPGA管教分配需要考虑因素

在芯片的研发环节,FPGA验证是其中的重要的组成部分,如何有效的利用FPGA 的资源,管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约束让对应的工具自动分配,但是从研发的时间段上来考虑这种方法往往是不可取的,RTL验证与验证板设计必须是同步进行的,在验证代码出来时验证的单板也必须设计完毕,也就是管脚的分配也必须在设计代码出来之前完成。所以,管脚的分配更多的将是依赖人,而非工具,这个时候就更需要考虑各方面的因素。

逻辑分析仪在FPGA开发的应用

随着FPGA设计的日益复杂,如今整个设计流程中的实时验证和调试已经成为当前设计FPGA系统的关键部分。在PGA
系统设计完成前,有两个不同的阶段:设计阶段,调试和检验阶段。设计阶段的主要任务是输入、仿真和RTL设计。调试和检验阶段的主要任务是检验设计,纠正发现的任何错误。本文将提出使用逻辑分析仪和Altera的Logic Analog Interface相结合的方法进行在线调试以达到只使用少量的FPGA管脚查看许多FPGA内部信号。如果使用得当,您可以突破非常棘手的FPGA调试问题。

Spartan-6 FPGA可配置逻辑块用户手册

本用户手册描述了Spartan®-6 FPGA可配置逻辑块信息( configurable logic blocks (CLBs).),通常,逻辑综合软件在无需系统设计师介入的情况下分配CLB资源,这样做的好处是设计师不用理解CLB的细节信息,包括查找表(LUT)的容量大小,以及物理路径、正反器的数目和可用的低效率移位寄存器,本手册描述了以上详细信息以及CLB的其他功能。

同步内容