云计算

提供赛灵思公司在云计算领域的解决方案,帮助工程师加速产品创新设计。

[PBX]:基于云的基因组分析算法实现

本实例由 Edico Genome 公司带来,基于“云”的基因组分析算法演示。该演示使用了基于赛灵思 All Programmable FPGA 的 AWS F1 实例实现,在使用 AWS F1 实例后,Edico Genome 可以以更低的成本为更为广泛的用户群体提供兼具高准确度,硬件加速的基因组流水线算法实现 —— 只需一个 F1 实例,即可替代多达 80 个的传统计算实例以及相关成本。

作者:Sleibso,编译:Stark

Edico Genome公司之前就曾开发出了基因组分析算法,为了实现算法加速,该公司原本打算开发一个ASIC(精简指令集)处理器,但是这种方案灵活性太差,尤其是随着算法的更新,计算性能需求的增加这种方案可能就不能够满足需求了,此外开发一个ASIC处理器也需要较长的时间周期。因此Edico Genome公司将注意力转移到FPGA上,FPGA的灵活性非常适合这种不断迭代开发的需要,随后该公司推出了基于Xilinx 28nm FPGA的Dragen加速器板卡用于基因组分析算法的加速。

图1:Edico Genome公司于2015年推出的DRAGEN加速器板卡

图1:Edico Genome公司于2015年推出的DRAGEN加速器板卡

作者:Sleibso,编译:蒙面侠客

高性能的语音控制系统在智能家具和机器人的发展过程中显得越来越重要。语音控制系统的信号采集端使用麦克风阵列会得到更丰富的声音信号,为声音定位提供了可能,处理语音的硬件的性能和相应的软件算法直接决定了语音控制系统的处理效率和精确度。亚马逊和谷歌等大型互联网公司都在努力的研究高性能的语音控制系统,作为极客的你是不是也想入手一个硬件平台,开始自己的智能硬件的开发之旅呢?好的平台是成功的一半!

给AI换个“大动力小心脏”之OCR异构加速

作者: derick,腾讯架构师

OCR在通用文字识别等场景下有广泛应用,基于FPGA异构加速的OCR识别相比CPU/GPU实现具有延时小、成本低的优势。我们设计了多FPGA芯片协同的异构加速架构,能快速适配业务OCR模型变化,检测识别整体性能为GPU P4 130%,处理延时仅为P4的1/10,CPU的1/30。

1.文字识别技术- OCR

OCR技术,通俗来讲就是从图像中检测并识别字符的一种方法,在证通用文字识别、书籍电子化、自动信息采集、证照类识别等应用场景中得到了广泛应用。通用场景的OCR因此通用场景下的OCR技术一直都是人工智能领域挑战性极强的研究领域,不需要针对特殊场景进行定制,可以识别任意场景图片中的文字。

通用OCR技术包含两大关键技术:文本检测和文字识别。检测模型的作用简单来说就是确定图片中哪里有字,并把有字的区域框出来。文字识别是将文本检测box作为输入,识别出其中的字符。

美英两国科学家联合开发了一款运算速度超快的电脑芯片,使当前台式机的运算能力提升20倍。当前的个人电脑使用双核、4核、16核处理器来执行各项任务。如今,美英研究人员开发的中央处理器(CPU)将1000个内核有效集成于一个芯片上。这项突破或将在今后几年开启一个超高速运算的新时代,使家庭用户不再对运行缓慢的电脑系统感到沮丧。虽然速度更快,但由于新型“超级”电脑的能耗远低于当前电脑,所以更加环保。

作者:王晟中,陈伟男,彭澄廉
(复旦大学计算机科学技术学院,上海 200433)
目前已有的大多可重构计算硬件平台采用多FPGA结构,根据应用的不同,可能还包含多CPU或专用存储器,FPGA的配置往往是整片重构或是一维重构,且需要一块独立的开发板来提供外设和控制重构过程。可重构计算是介于通用处理器和专用集成电路之间的计算实现方式,既能保留硬件计算速度快、效率高的优点,又兼具软件的灵活性和开发周期短的特性。本文设计并实现了一款基于单片Xilinx Virtex-4现场可编程门阵列的可重构计算硬件平台,介绍了其功能、体系结构以及开发调试流程。该平台还提供运行操作系统所必要的环境,可作为研究可重构计算及面向可重构操作系统的硬件基础。

FPGA与云计算中的芯片级存储

用户对于云计算的个性化服务要求更高,这就要求供应商和服务商应具备更迅捷的市场响应能力。传统架构的存储要实现市场的快速响应,则意味着高昂的设计成本,否则就要忍受较长的开发周期。而芯片级存储能够改变传统存储设计的局限性。带有各种处理器内核和集成更多处理能力的芯片,借助通常被称为“软核处理器—硬件加速器”的FPGA技术,将大幅提升系统性能,同时具有最高的设计灵活性,特别适于个性化产品开发。

如何利用赛灵思工具和技术优化FPGA功耗

在过去的五六年时间里,IC 工艺从130nm 快速发展到90nm 并随后很快进入当前的65nm 结点,工艺技术的每一次进步都使得功率管理变得更为重要。在130nm 节点时,IC 生产商就开始注意到晶体管的电流泄漏问题,即使在闲置模式下,晶体管也存在由于电流泄漏而带来的功率消耗。 进入90nm 工艺时代,IC 的工作电压进一步下降,但电流
泄漏问题更加严重,在器件的总功耗中占有相当大的比重。 对于65nm 工艺,这些趋势仍在延续。

同步内容