Virtex-5

汇集赛灵思公司Virtex-5 FPGA器件应用和开发信息,帮助工程师加速设计创新。

彩色视频增强算法关键技术FPGA实现

作者:杨学博1,李 磊1,陈光拓2 2016年电子技术应用第11期

摘 要: 随着视频设备的高速发展,数字视频相关应用同样发展迅速,如监控设备、行车记录仪以及手机等电子产品。而如今数字视频图像增强的算法层出不穷,由于算法的复杂程度比较高,很难满足实时性这一基本的要求。讨论了基于Retinex模型的处理图像像素以及拉伸尺度可配置的关键技术,对关键模块进行实践以及仿真,最后将其通过FPGA实现(Virtex-5),系统时钟125 MHz,可以满足30 f/s的(2 000×2 048)像素的图像。

0 引言

利用NI LabVIEW的并行化技术来提高测试的吞吐量

1. 概览
二十世纪一位很有影响力的建筑设计师Frank Floyd Wright曾经说过:“每个伟大的建筑设计师都是他所处时代的伟大解读者 。”这句话同样适用于测试系统设计师们。在他们设计、开发和实现系统的时候,他们必须理解不断进步的技术,如多核处理器、现场可编程门阵列(FPGA)和高速数据总线,如PCI Express等等。通过将这些技术与NI LabVIEW并行化编程软件及NI TestStand编程管理软件结合在一起,测试工程师们可以创建出高性能的测试系统,用于并行化处理、并行化测量,甚至于在生产阶段进行完全并行化的测试。借助于基于PC机的并行化技术,用户可以将测试速度提高到传统仪器的10倍以上。

2. 并行化处理
在传统CPU设计中,CPU性能会受限于实际的困难,如高速时钟速率带来的散热问题等。为了确保PC机平台可以满足不断增长的处理需求,芯片制造商们正在开发具有多个处理核心的新型处理器。在自动化测试应用中,为了充分发挥多核技术在性能和吞吐量上的优势,必须针对多个处理核心编写软件应用程序,即创建出在多个处理核心上分别执行的多个线程。

一种基于FPGA的PCIe总线及其DMA的设计方法

摘要:为实现 PCIe 总线的 DMA 功能,根据 Xilinx 的 PCIe IP 核以及相关参考例程,介绍一种 PCIe 总线及其DMA 功能的设计方法。硬件验证与测试表明:该设计具有较高的带宽,DMA 读、写带宽可分别达到 554 MB/s 和881 MB/s,目前已在实际工程中尤其是在高速数据采集系统中得到广泛应用。

0 引言
与传统的 PCI、PCI-X 并行总线相比[1],PCIe总线采用高速差分串行的方式进行数据传输,这种端到端的数据传送方式使得信号线减少、系统功耗降低,同时还具有非常明显的带宽优势。

目前通过 FPGA 实现 PCIe 接口是一种比较常用的方式,具有硬件成本低、可靠性高、灵活性大、易于升级等优势。两大 FPGA 厂商 Xilinx 和 Altera均具有完善的接口 IP 和测试方法。基于此,笔者主要介绍了基于 Xilinx Virtex5 系列 FPGA 的 PCIe 接口的设计和 DMA 功能的实现方法,并在 x4 模式下进行带宽测试。

1 PCIe 总线简介

基于FPGA的改进结构的DDS设计与实现

作者:王 硕,马永奎,高玉龙,张士伟,赵东来 哈尔滨工业大学 通信技术研究所

摘 要: 主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相位抖动的随机序列周期性对杂散的影响,最后基于FPGA平台实现了改进结构的DDS,并对结果进行了测试。测试结果表明DDS用作跳频器时,杂散抑制优于40 dBc。采用此种方法设计的DDS杂散抑制度高,稳定性好,性能优越。

0 引言

跳频系统由于抗干扰能力强被广泛应用,其中最重要的器件为频率合成器,它决定了系统的性能。越来越多的设备都依赖于频率合成技术,所以频率源可以称作为许多电子系统的“心脏”。数字频率合成器(Direct Digital Synthesizer,DDS)由于具有频率分辨率高、转换时间快、相位噪声低等传统技术无法实现的优点,在频率合成技术领域中占有重要地位。

一种基于FPGA的新型元器件自动验证方法

作者:梁炳春,孙韶媛,李春阳,赵海涛 来源:2015年微型机与应用第11期

摘 要: 应用于宇航领域的新型元器件必须经过严格的性能功能的验证,传统的验证平台是针对特定的待验证器件设计的,不同的器件需要设计不同的验证平台,使得验证工作周期长、成本高、可移植性差。本文介绍基于FPGA控制器设计出的新型元器件通用验证方法,硬件由通用验证平台和功能应用子板两部分组成。软件包含有上位机调试工具、命令解析模块、通信模块、数据智能处理模块等。解决了新型元器件验证周期长、成本高、难以实时控制和智能数据分析等缺点。用此方法已成功对芯片JS71238进行了性能功能的验证,取得了理想的验证效果。

0 引言

作者:钱 鹏1,2,苏海冰1 2015年微型机与应用第8期

摘 要: 现场可编程逻辑门阵列(FPGA)应用于图像处理时,需要对数据中的图像信息进行准确的提取。设计中,FPGA中解压缩功能需要对压缩数据中的图像信息进行提取。根据压缩格式,设计了一种基于状态机的图像信息提取模块,并且在XST(Xilinx官方综合工具)以及Synplify pro两个综合环境下进行了仿真验证。通过对比仿真结果的差异,尝试分析设计的寄存器传输级视图(RTL视图),并找出了影响状态机工作的关键要素。强调了代码风格对FPGA设计的重要性。

0 引言
  状态机是数字系统设计中的重要组成部分,是FPGA实现高效率高可靠性逻辑控制的重要途径。在实际工程应用中,状态机工作是否正常决定着系统能否稳定工作。本文设计了一个基于状态机的图像信息提取模块,通过对该设计的仿真,分析了状态机设计中的状态竞争、锁存器的引入以及综合工具误判等常见情况。强调了代码规范对于FPGA设计的重要性。

1 设计背景及思路

一种基于FPGA的实时NPR系统

作者: 孟 勇,卿粼波,何小海,吕 顺 2015年微型机与应用第3期

摘 要: 在进行非真实感渲染(NPR)处理时需要大量的计算,这对高帧率、高分辨率的视频做实时的NPR渲染是一个难题。根据FPGA以并行运算为主的特点,对传统的NPR算法做了改进和简化,最终设计了一种基于FPGA的实时NPR系统。实验结果表明,该系统对高帧率、高分辨率的视频做实时NPR处理具有运算速度快、系统稳定等特点,同时还具有体积小、便于携带等优点。

0 引言

作者:何 康,裘 溯,金伟其,魏树弟 (北京理工大学光电学院“光电成像技术与系统”教育部重点实验室,北京 100081)

摘要:水下激光距离选通成像中要对水下距离选通图像进行增强处理。水下图像通常具有噪声大、对比度差、照度不均匀的特点。通过分析水下图像的成像特点,针对引起图像降质的因素进行增强算法设计,提出了基于帧叠加去噪与双平台直方图变换相结合的视频增强算法。可实现目标信息增强的同时抑制背景,将目标和背景区别处理。算法以Xilinx 公司的XC5VLX50T 系列FPGA 芯片为核心,使用到了软核Microblaze、片内BLOCKRAM、外部SRAM 等资源设计硬件系统,并已在水下选通成像系统中得到有效应用。

0 引言

基于FPGA的能量倍增器相位翻转系统的研制

作者:刘勇涛,黄贵荣,尚雷,林宏翔,李超,赵周宇,杜百廷 (中国科学技术大学国家同步辐射实验室,合肥)

摘 要:介绍了基于可编程逻辑门阵列(FPGA)的能量倍增器(SLED)相位翻转系统。该系统主要由微波IQ调制器、FPGA 和高速DAC 组成。在FPGA 的控制下,DAC 输出两路双极性脉冲电平信号,加载于调制器的IQ 端,将微波连续波输入信号转变为4μs脉冲输出信号,并且在3μs时刻微波相位发生180°跳变。经测试,相位翻转精度为180°±2°,翻转相位的长期稳定度优于±0.5°;相位翻转系统驱动的6台SLED 的输出功率增益均超过7dB,最高达到7.54dB,增益的长期稳定度达到±0.1dB。

作者:张纪亮 中国西南电子技术研究所

摘要:提出了基于Xilinx公司Virtex-5系列FPGA中RocketIO GTP收发器设计的一个高速串行传输实现方案,详细阐述了硬件设计要点和软件实现概要,系统实测表明,该方案能在某信号处理系统两个板卡之间稳定地进行1.6 Gb/s的数据传输,误码率优于10e-12,传输距离大于1米。

引言

同步内容