本视频概括了FPGA相对于普通微处理器和数字信号处理器的优势,如缩短产品面市时间,降低成本等。演示了利用赛灵思Virtex-5 FPGA和评估板实现的物理层传输系统。
当今的多业务光网络要求收发器必须能够适应广泛的输入数据速率。高速串行I/O 具有内在的数据速率处理下限,可以防止轻易连接到低速客户信号。Paolo Novellini 与Giovanni Guasti 在本应用指南中介绍的非整数数据恢复单元(NI-DRU) 由查找表(LUT) 和触发器组成,特别适用于Virtex-5 LXT、SXT、TXT 与FXT 平台中的RocketIO™ GTP 与GTX 收发器。NI-DRU 可以让数据速率下限降低到0 Mbps,同时把上限提高到1250 Mbps,从而使嵌入式高速收发器成为真正多速率串行接口的理想解决方案。
现代化生产和科学研究对图像采集系统的要求日益提高。传统的图像采集卡速度慢、处理功能简单,不能很好地满足特殊要求,因此,我们构建了高速图像采集系统。它主要包括图像采集模块、图像低级处理模块以及总线接口模块等。这些模块是在FPGA中利用VHDL编程实现的。高速图像采集系统主要用于视觉检测。视觉检测中图像处理的特点是:底层图像处理数据量大,算法简单;高层图像处理算法复杂,数据量大,算法简单;高层图像处理算法复杂,数据量小。对于图像底层处理,我们在高速图像采集系统中用FPGA实现,采用VHDL编写图像处理算法;对于图像高层处理,由计算机软件实现。由于VHDL设计灵活、编程方便,易于在FPGA中实现并行运算和流水线结构;所以,高速图像采集系统的速度快、适应性好。
作者:梁睿海, 张晓发, 袁乃昌 时间:2011年04月28日 来源:电子技术应用2011年第2期从相关时差估计的基本原理出发,提出了一种并行时域相关结构,基于这种并行结构设计实现了一种简单高效的时差估计器。与传统频域相关时差估计器相比,这种时差估计器的主要优点是提高了运算效率,运算周期大为缩短,可以满足实时高精度时差估计的需求,同时结构简单,硬件资源开销小,易于设计实现。实际测试结果验证了上述结论。
胡茂海,叶江峰,严 俊,蒋鸿宇,张 伟
(中国工程物理研究院 电子工程研究所,四川 绵阳 621900)
为了克服多载波传输系统具有较高峰均比(PAPR)的固有缺点,介绍了PAPR 的定义和目前国内外几种主要降低PAPR 的技术。针对现行的PAPR 抑制算法复杂度高,实时性差,改变信号频谱分布的缺点,提出了一种基于现场可编程门阵列的实时PAPR 抑制算法实现方法。该方法在对原有的PAPR 抑制算法进行改进的基础上,根据等效缩比原理,使用XILINX 公司的Virtex-5芯片予以实现。实验结果表明,本方法是实时、有效、可行的。
关键词:现场可编程门阵列;峰均比;等效缩比
中图分类号:TN911.72 文献标识码
随着以TD-SCDMA为代表的3G移动通信全面进入商用部署,LTE标准基本完成,华为、爱立信成功实现LTE标准的现场演示[1],以LTE-A、IMT-Advanced为标准的下一代移动通信技术、标准与系统的研发也已经开始。
北京太速科技有限公司
软件无线电的基本思想是以一个通用、标准、模块化的硬件平台为依托,通过软件编程来实现无线电台的各种功能,从基于硬件、面向用途的电台设计方法中解放出来。功能的软件化实现势力要求减少功能单一、灵活性差的硬件电路,尤其是减少模拟环节,把数字化处理(A/D和D/A变换)尽量靠近天线。软件无线电强调体系结构的开放性和全面可编程性,通过软件更新改变硬件配置结构,实现新的功能。软件无线电采用标准的、高性能的开放式总线结构,以利于硬件模块的不断升级和扩展。
美英两国科学家联合开发了一款运算速度超快的电脑芯片,使当前台式机的运算能力提升20倍。当前的个人电脑使用双核、4核、16核处理器来执行各项任务。如今,美英研究人员开发的中央处理器(CPU)将1000个内核有效集成于一个芯片上。这项突破或将在今后几年开启一个超高速运算的新时代,使家庭用户不再对运行缓慢的电脑系统感到沮丧。虽然速度更快,但由于新型“超级”电脑的能耗远低于当前电脑,所以更加环保。
最新评论
3 小时 1 分钟之前
19 小时 1 分钟之前
19 小时 2 分钟之前
3 天 21 小时之前
3 天 21 小时之前
3 天 22 小时之前
4 天 1 小时之前
4 天 21 小时之前
6 天 20 小时之前
1 周 3 小时之前