Virtex-5

汇集赛灵思公司Virtex-5 FPGA器件应用和开发信息,帮助工程师加速设计创新。

赛灵思FPGA助力NI PXI模组仪器实现高效率

美商国家仪器行销经理郭皇志指出,导入FPGA元件的PXI模组仪器可提供设计人员高度客制化的优势。美商国家仪器(NI)行销经理郭皇志表示,尽管过去PXI模组仪器已有导入FPGA元件,但当时受限于软体程式与FPGA逻辑密度的限制,导入该元件的主要目的仅是协助CPU做前端讯号的处理,尚无法提供客户自由编程的功能。然而,经产业界长期戮力研发后,现今软体程式与FPGA制程技术皆已双双到位,从而使PXI模组量测作业时间的效率更上层楼。郭皇志进一步指出,由于半导体制程的进步使得FPGA在相同尺寸面积可容纳更多的电晶体,因此运算效能也随之提升;而编写程式工具的部分则已有LabVIEW FPGA软体的支援,透过易于操作的图形化介面,可让即使不熟悉FPGA专用编写语言--VHDL的设计人员,也能透过该软体快速定义测试参数,轻松完成客制化电路设计,让测试作业更有效率。

摘要:本文提出了基于PCI Express总线传输的视频采集系统设计方案。采用ADV7188进行视频解码,能够采集多种格式模拟视频信号,而且提高视频信号的质量;采用Virtex-5系列的FPGA使系统设计灵活、集成度高且易升级。该系统采用PCI Express与PC进行通信,能够实现多路视频采集和海量数据传输,比高速USB总线的480 Mb/s的数据传输量提高了5倍。

Xilinx FPGA 提供可简化接口设计的 I/O 模块和逻辑资源。尽管如此,这些 I/O 模块以及额外的逻辑仍需设计人员在源 RTL 代码中配置、验证、执行,并正确连接到系统的其余部分,然后仔细仿真并在硬件中进行验证。

本视频概括了FPGA相对于普通微处理器和数字信号处理器的优势,如缩短产品面市时间,降低成本等。演示了利用赛灵思Virtex-5 FPGA和评估板实现的物理层传输系统。

用于高速串行I/O 的动态可编程DRU

当今的多业务光网络要求收发器必须能够适应广泛的输入数据速率。高速串行I/O 具有内在的数据速率处理下限,可以防止轻易连接到低速客户信号。Paolo Novellini 与Giovanni Guasti 在本应用指南中介绍的非整数数据恢复单元(NI-DRU) 由查找表(LUT) 和触发器组成,特别适用于Virtex-5 LXT、SXT、TXT 与FXT 平台中的RocketIO™ GTP 与GTX 收发器。NI-DRU 可以让数据速率下限降低到0 Mbps,同时把上限提高到1250 Mbps,从而使嵌入式高速收发器成为真正多速率串行接口的理想解决方案。

虽然本月发射的“奋进号”航天飞机是其历史上的最后一次飞行,但它却实现了另一项突破:第一次在空间站使用 Xilinx® 宇航级 Virtex®-5QV 器件。在 STS-134 与国际空间站进行对接后,宇航员部署了一项名为 SEUXSE-II(单粒子翻转Xilinx-Sandi 实验第 2 版)的实验,它是 MISSE-8 一揽子实验计划的一部分,已取代 MISSE-7 及其 SEUXSE-I 实验。90nm 的 Virtex®-4QV 和 65nm 的 Virtex-5QV 均为板上 SEUXSE-II,在其上可运行处理器密集型应用。

利用赛灵思FPGA实现跳频MSK信号检测算法

采用MSK 调制的跳频通信具有主瓣能量集中、旁瓣衰落滚降快、频谱利用率高和抗干扰能力强等优点,在军事通信中应用广泛。如美军现役的联合战术信息分发系统采用的通信信号,工作带宽969~1 206 MHz,跳频速率为70000 多跳/ s, 单个频点驻留时间约为13 s,信号持续时间* s, 总共有51个间隔为3 MHz 的信道,码速率为5 MHz。已知在该工作频段内主要还存在单频、窄带调幅和线性调频等信号。为了准确截获并识别目标信号,针对此信号环境设计了一种MSK 信号检测识别方法,并使用FPGA 进行了设计实现。

现代化生产和科学研究对图像采集系统的要求日益提高。传统的图像采集卡速度慢、处理功能简单,不能很好地满足特殊要求,因此,我们构建了高速图像采集系统。它主要包括图像采集模块、图像低级处理模块以及总线接口模块等。这些模块是在FPGA中利用VHDL编程实现的。高速图像采集系统主要用于视觉检测。视觉检测中图像处理的特点是:底层图像处理数据量大,算法简单;高层图像处理算法复杂,数据量大,算法简单;高层图像处理算法复杂,数据量小。对于图像底层处理,我们在高速图像采集系统中用FPGA实现,采用VHDL编写图像处理算法;对于图像高层处理,由计算机软件实现。由于VHDL设计灵活、编程方便,易于在FPGA中实现并行运算和流水线结构;所以,高速图像采集系统的速度快、适应性好。

作者:梁睿海, 张晓发, 袁乃昌 时间:2011年04月28日 来源:电子技术应用2011年第2期从相关时差估计的基本原理出发,提出了一种并行时域相关结构,基于这种并行结构设计实现了一种简单高效的时差估计器。与传统频域相关时差估计器相比,这种时差估计器的主要优点是提高了运算效率,运算周期大为缩短,可以满足实时高精度时差估计的需求,同时结构简单,硬件资源开销小,易于设计实现。实际测试结果验证了上述结论。

胡茂海,叶江峰,严 俊,蒋鸿宇,张 伟
(中国工程物理研究院 电子工程研究所,四川 绵阳 621900)
为了克服多载波传输系统具有较高峰均比(PAPR)的固有缺点,介绍了PAPR 的定义和目前国内外几种主要降低PAPR 的技术。针对现行的PAPR 抑制算法复杂度高,实时性差,改变信号频谱分布的缺点,提出了一种基于现场可编程门阵列的实时PAPR 抑制算法实现方法。该方法在对原有的PAPR 抑制算法进行改进的基础上,根据等效缩比原理,使用XILINX 公司的Virtex-5芯片予以实现。实验结果表明,本方法是实时、有效、可行的。

关键词:现场可编程门阵列;峰均比;等效缩比
中图分类号:TN911.72 文献标识码

同步内容