Virtex-4

汇集赛灵思公司Virtex-4 FPGA器件介绍和应用开发资讯,帮助本土工程师加速设计创新。

来源:电子设计工程 作者:王鹏宇,柳 震,张 野
摘要:对直接扩频通信同步系统进行了研究,使用PN码作为扩频序列,利用其良好的自相关性,提出一种新式的滑动相关法使收发端同步,并给出该系统的FPGA实现方法。利用ISE 10.1开发软件仿真验证,证明此方法可以提高运算速度,减少捕获时间。关键词:扩频通信;滑动相关;FPGA0 引言    扩频通信系统具有容量大、抗干扰能力强、保密性好等优点。但是如果收发两端PN码的频率和相位不同步,解扩后的数据只是一片噪声。扩频通信系统的关键技术之一PN码同步包含捕获和跟踪两个过程,本文只对捕获过程做重点研究。    最简单的串行捕获方法是滑动相关法,本文在原有方法上加以改进,使得捕获的速度更快,实时性更强。

基于赛灵思FPGA的嵌入式Linux软硬件设计

FPGA是通过逻辑组合电路来实现各种功能的器件。由于FPGA内部集成了大量的逻辑资源和可配置的I/O引脚,加上独特的并行处理架构,可以轻松实现同时对多个外部设备的配置和管理,以及内外各种接口数据的传输。现在开发厂商又在FPGA内部加入了大量的DSP和Block RAM资源,非常适合图像处理、数字信号处理等运算密集的应用,因此在这些领域取得了广泛的应用。但是由于FPGA程序编写的灵活性和功能的多样性,使得它在一个复杂工程中对各个程序的使用调度、统筹管理上有很大的局限性,这样就必须引入操作系统进行统一的管理。Linux系统则因为其良好的可裁减、可配置等特点在嵌入式领域应用广泛。Linux操作系统提供了许多系统级的应用,例如网络协议的实现、进程调度、内存管理等,同时Linux是一个成熟的开源操作系统,有丰富的应用资源,利用这些资源和强大的系统功能,用户可以快速地开发基于嵌入式环境复杂系统。因此,结合FPGA和Linux双方优势,可以很好地满足嵌入式系统设计需求,量体裁衣,去除冗余。本文给出了一种基于Xilinx FPGA的嵌入式Linux操作系统解决方案。

由于红外图像的成像机理以及红外成像自身的原因,红外图像有对比度低、图像较模糊、噪声大等特点。因此抑止噪声,提高图像信噪比,以及调整红外图像对比度,以利于后续图像分析、目标识别或跟踪,必须对红外图像进行增强处理。另外,在其他场合,若采用人机交互方式,则必须对原始图像进行预处理,改善图像视觉效果,使其更适合人机进一步的分析和处理。

图像增强从作用域出发,分为空间域增强和频率域增强两种。频率域是一种间接增强的方法,由于存在域之间的变换和反变换,计算复杂,难以满足实时性要求。自适应分段线性拉伸算法是一种空间域图像增强方法,直接对图像像素灰度进行操作,由于运算过程简单、实现方便,目前的图像增强预处理电路大多选用这种算法。硬件实现上,最初是采用单片DSP芯片实现,其原理为:图像数据实时的传输给DSP,DSP接收完1块数据后,再对整块数据进行增强处理,这样势必会造成时间的延迟,不能满足精确制导武器系统实时性的要求。后来硬件结构发展为采取DSP,FPGA芯片相结合的方式。这样,有效结合了DSP的运算能力强与FPGA逻辑和存储资源丰富的优点;不足之处在于,DSP与FPGA之间的通信给设计工作增加了额外负担。与DSP相比,FPGA结构上的优势使得其更适合完成并行处理、及结构性强和高速的运算。本文基于这种算法理论基础,使用xilinx公司规模较大的XC4VLXl5系列FPGA,实现了红外图像的实时处理。

基于FPGA的多时钟片上网络设计

在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA的片上网络都是运行在一个单一时钟下。随着FPGA技术的发展,Xilinx公司推出了Virtex-4平台。该平台支持同一时间内32个时钟运行[1],也就是说每个片上网络的内核可以在一个独立的时钟下运行, 从而使每个路由器和IP核都运行在最佳频率上。因此适用于设计多时钟片上网络,实现高性能分组交换片上网络。

如何发现并解决FPGA设计中的时序问题

耗费数月精力做出的设计却无法满足时序要求,这确实非常令人伤心。然而,试图正确地对设计进行约束以保证满足时序要求的过程几乎同样令人费神。找到并确定时序约束本身通常也是非常令人头痛的问题。

第二届开放源码硬件大赛颁奖典礼

赛灵思关注中国教育事业 ,这是赛灵思第二届开放源代码大赛颁奖典礼现场视频。

RocketIO及其在高速数据传输中的应用

在高速电路系统设计中,差分串行通信方式正在取代并行总线方式 ,以满足系统对高带宽数据通信的需求。RocketIO是Virtex2 Pro以上系列中集成的专用高速串行数据收发模块,可用于实现吉比特的数据传输,适用于多种高速数据传输协议。依据实际工程应用需求,提出了基于RocketIO的高速串行数据传输系统解决方案,实现了每通道2.5 Gb/s的传输速度。最后介绍了RocketIO在Aurora和PCI Express协议实现中的应用,并总结了高速通信系统的共性特征。

降低FPGA功耗的设计技巧

学会使用这些设计技巧和ISE功能分析工具来控制功耗
新一代 FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。

为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗,我们先对功耗做一个简单介绍。

功耗包含两个因素:动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。

动态功耗 = 电容×电压2×频率

静态功耗是指由器件中所有晶体管的泄漏电流(源极到漏极以及栅极泄漏,常常集中为静止电流)引起的功耗,以及任何其他恒定功耗需求之和。泄漏电流很大程度上取决于结温和晶体管尺寸。
恒定功耗需求包括因终接(如上拉电阻)而造成的电流泄漏。没有多少措施可以采用来影响泄漏,但恒定功耗可以得到控制。

尽早考虑功耗

您在设计的早期阶段做出的功耗决定影响最大。决定采用什么元件对功耗具有重大意义,而在时钟上插入一个 BUFGMUX 则影响甚微。对功耗的考虑越早越好。

本文详细分析了智能人脸识别原理算法、发展概况和前景,包括人脸检测算法、人眼定位算法、预处理算法、PCA和ICA算法,详细分析了项目情况、系统划分、软硬奖平台的资源和利用,并在ISE平台上,用硬件描述语言对算法实现进行了RTL建模,最后在赛灵思FPGA上进行了综合实现。

基于FPGA 的多时钟片上网络设计

姚洪洋 广东工业大学计算机学院 时间:2010年09月01日 来源:现代计算机
在FPGA 上设计一个高性能、灵活的、面积小的通信体系结构是一项巨大的挑战。大多数基于FPGA的片上网络都是运行在一个单一时钟下。随着FPGA技术的发展,Xilinx公司推出了Virtex-4平台。该平台支持同一时间内32个时钟运行[1],也就是说每个片上网络的内核可以在一个独立的时钟下运行, 从而使每个路由器和IP核都运行在最佳频率上。因此适用于设计多时钟片上网络,实现高性能分组交换片上网络。

同步内容