Virtex-4

汇集赛灵思公司Virtex-4 FPGA器件介绍和应用开发资讯,帮助本土工程师加速设计创新。

FPGA 加速信息检索可能是数据中心节能的最便捷途径

作者: Wim Vanderbauwhede 格拉斯哥大学项目联合调研员 wim@dcs.gla.ac.uk
作者: Leif Azzopardi 格拉斯哥大学项目联合调研员 leif@dcs.gla.ac.uk
作者: Mahmoud Moadeli 格拉斯哥大学助理研究员 mahmoudm@dcs.gla.ac.uk

作者:王晟中,陈伟男,彭澄廉
(复旦大学计算机科学技术学院,上海 200433)
目前已有的大多可重构计算硬件平台采用多FPGA结构,根据应用的不同,可能还包含多CPU或专用存储器,FPGA的配置往往是整片重构或是一维重构,且需要一块独立的开发板来提供外设和控制重构过程。可重构计算是介于通用处理器和专用集成电路之间的计算实现方式,既能保留硬件计算速度快、效率高的优点,又兼具软件的灵活性和开发周期短的特性。本文设计并实现了一款基于单片Xilinx Virtex-4现场可编程门阵列的可重构计算硬件平台,介绍了其功能、体系结构以及开发调试流程。该平台还提供运行操作系统所必要的环境,可作为研究可重构计算及面向可重构操作系统的硬件基础。

基于FPGA的动态可重构系统设计与实现

引 言

由于数字逻辑系统功能复杂化的需求,单片系统的芯片正朝着超大规模、高密度的方向发展。对于一个大规模的数字系统而言,系统规模是基于各种逻辑功能模块的组合。但是,无论是时序逻辑系统,还是组合逻辑系统,或者组合/时序混合系统,从时间轴上来看,系统中的各个功能模块并不是时刻都在工作,而是根据系统外部的整体要求,轮流或循环地被激活或工作。并且,随着数字逻辑规模的扩大,在相同速度条件下,在一定的时间区间,其功能模块的平均使用率将下降。因此,系统设计应该从传统追求大规模、高密度的方向,转向如何提高资源利用率,用有限的资源实现更大规模的逻辑设计上来。可重构计算技术能够提供硬件的效率和软件的可编程性,它综合了微处理器和ASIC的特点,在空间维和时间维上均可变。

赛灵思Virtex-4 FPGA用于宇宙大爆炸研究

在法国瑞士边境的地下隧道中,欧洲核子研究中心的科学家们正在准备进行一项称为“大型离子撞击实验 -ALICE(A Large Ion Collider Experiment)”的实验。 他们将利用世界上最强大的粒子加速器将两束重铅离子加速到接近光速的速度,并控制他们迎头相撞,试图重新创造出据说仅在宇宙大爆炸后短暂存在过的条件。 CERN科学家预计每次相撞将会释放出巨大能量并产生约1012°C的局部温度。这一温度是太阳内核温度的十万倍。

同步内容