UltraFast

【下载】UltraFast 设计方法快捷参考指南

UltraFast 设计方法是由赛灵思推荐的一套最佳实践, 旨在最大限度提升生产力,并减少复杂系统的设计迭代,面向 系统包括嵌入式处理器、模拟与数字化处理、高速连接、 以及网络处理。

如欲了解详情,请参阅《UltraFast 设计方法指南(适用于 Vivado Design Suite)》 UG949)。

UltraFast 设计方法检查表 (XTP301) 包含了所有常见问题, 重点关注设计在下游能够产生影响的方方面面,并介绍了通常被忽略或未知的潜在问题。它能够帮助您轻松访问相关辅助材 料。该检查表已经纳入 Xilinx Documentation Navigator 工具 (DocNav) 中。

本快速参考指南重点介绍了关键的设计方法步骤,有助于更快地实现系统集成与设计实现,从而利用赛灵思器件与工具创造 最大限度的价值。同时也提供了相关辅助材料的提示。

本指南 中涵盖的主要设计任务包括:

  • 主板和器件规划
  • 设计输入和设计实现
  • 顶层设计验证
  • 设计分析
  • 设计收敛
  • 参 阅《UltraFast 设计方法》中的系统级设计流程部分,了解所有 设计中心与特定辅助材料的相关提示。

    UltraFast 设计方法是由赛灵思推荐的一套最佳实践,旨在最大限度提升生产力,并减少复杂系统的设计迭代,面向系统包括嵌入式处理器、模拟与数字化处理、高速连接、以及网络处理。如欲了解详情,请参阅《UltraFast 设计方法指南(适用于 Vivado Design Suite)》 UG949)。

    UltraFast 设计方法检查表 (XTP301) 包含了所有常见问题,重点关注设计在下游能够产生影响的方方面面,并介绍了通常被忽略或未知的潜在问题。它能够帮助您轻松访问相关辅助材料。该检查表已经纳入 Xilinx Documentation Navigator 工具 (DocNav) 中。

    本快速参考指南重点介绍了关键的设计方法步骤,有助于更快地实现系统集成与设计实现,从而利用赛灵思器件与工具创造最大限度的价值。同时也提供了相关辅助材料的提示。本指南中涵盖的主要设计任务包括:

  • 主板和器件规划
  • 设计输入和设计实现
  • 顶层设计验证
  • 设计分析
  • 设计收敛
  • 赛灵思可编程器件含有数百万个逻辑单元 (LC),集成了当前越来越多的复杂电子系统。本高层次生产力设计方法提供了在短设计周期内开发此类复杂系统的一套最佳做法。

    这种方法以下列概念为重点:

  • 对宝贵的差异化逻辑使用并行开发流程,实现您的产品在市场上的差异化,且 shell 可用于将 IP 与生态系统的其它部分集成。
  • 广泛使用基于 C 语言的 IP 开发流程开发差异化逻辑,让仿真速度相对于 RTL 仿真成倍增长,并且能提供时序准确和得到优化的 RTL。
  • 使用现有的预验证、块和组件级 IP 来快速构建 shell,将差异逻辑封装在系统中。
  • 使用脚本,针对从准确设计验证直至编程 FPGA 的流程实现高度自动化。
  • 本指南中的建议是过去多年的广泛专家级用户的经验总结。与传统的 RTL 设计方法相比,它们不断提供了下列改进:

  • 设计开发时间加快 4 倍。
  • 衍生设计开发时间加快 10 倍。
  • 结果质量 (QoR) 提高 0.7 倍到 1.2 倍。
  • UltraFAST 设计方法指南(中文)— 更新了!!

    赛灵思 UltraFast 设计方法是用于为当今可编程器件优化设计进程的一套最佳实践。这些设计的规模与复杂性需要执行特定的步骤与设计任务,从而确保设计每一个阶段的成功开展。依照这些步骤,并遵循最佳实践,将帮助您以最快的速度和最高的效率实现期望的设计目标。本设计指南 (UG949)将帮助您更有效地利用 UltraFast 设计方法的优势。

    本文档包括:

  • 描述了各种设计任务、分析与报表特性,以及用于设计创建和收敛的最佳实践。
  • UltraFast 设计方法快捷参考指南 (UG1231) 重点介绍易用型双面卡格式的关键设计方法步骤。
  • UltraFast 设计方法检查表 (XTP301) 可通过 Xilinx Documentation Navigator 访问,另外也能够以单独电子数据表的形式查看。您可以借助该检查表认清设计进程中的常见错误与决策点。
  • 可以在 Vivado Design Suite 中使用 Tcl 命令 report_methodology,在每个设计阶段做设计方法论相关的设计规则检查 (DRC)。
  • 作者:高视

    本次接着看下《UltraFast 嵌入式设计方法指南》中关于硬件设计方面的内容,主要分3部分:硬件设计需要考虑的事项、设计流程及个人总结。

    1. 硬件设计考虑事项
    硬件设计需要考虑的部分主要有:首先当然是PL部分的配置启动,接着是存储接口及外设,IP模块,PL时钟及数据流接口,各种高速接口管理及AXI4总线接口等,如下图所示,下面只摘取PL部分的配置启动、存储接口、外设、IP模块和PL时钟简略介绍,其它详细内容请查看对应文档。

    配置及启动:
    我们知道,SRAM架构的FPGA启动时都是通过外部加载配置数据来完成,Flash架构的Actel FPGA除外,同样PL的启动也是通过加载外部数据来完成,而Zynq不仅包括PL,还包含PS,所以启动时先启动PS,再通过PS来配置PL启动整个流程,也就是说Zynq的启动既包含常用的FPGA启动,还包含ARM的启动流程。典型的启动流程如下:

    作者:高视

    刚接触Zynq不久,就发现Xilinx在它上面下了不少功夫,其中有很多很好的设计方法学,这些方法学对我们学习和掌握整个系统有很多帮助,更对自己以后工作有极大的帮助,特别是Xilinx为此发布的中文版数据手册《UltraFast 嵌入式设计方法指南》。这本书不仅对FPGA开发者是一本很好的指导书,而且对嵌入式开发者也是一部很好的指导书。只要反复阅读和实践,必定能让你自己不局限一亩三分地,技能更上一个层次,下面根据自己的实践和理解作简单地介绍阅读该书后的感受,欢迎大家指正交流。

    本书共有8章+附录,第一眼看此书,发现章节划分的非常合理,可以很好地把自己学习的东西串起来,还是以后学习实践中很好的指导书,看一看这些章节你就知道为什么这么说,下面也按系统级、硬件级、软件级、调试和SDSoC介绍个人的理解和感受,今天先学习一下系统级,也就是书中的前2章和附录A:

    免费培训:UltraFast 设计方法

    本讲座将介绍 FPGA 设计的最佳设计方法,包括 HDL 编码技术、同步设计技术、复位技术、流水线技术等。同时,也将介绍如何使用 Xilinx 推荐的基线技术逐步满足时序收敛要求。

    培训日期: 2017年12月27日 10:30am-12:00am(北京时间)

    讲座特色:

  • UltraFast 设计方法列表
  • 优化 HDL 代码,以最大化 FPGA 资源,满足性能目标
  • 构建稳定可靠的系统,消除亚稳态影响
  • 使用基线技术,满足时序收敛目标
  • 此讲座由 Xilinx 授权培训机构(ATP) - 依元素科技有限公司主讲,完全免费,培训期间保持互动,培训结束留有问答环节。

    点击立即在线报名: http://www.e-elements.com/cn/bms.asp?lb=176&ttype=

    视频:UltraFAST 设计方法之:单板与器件规划

    观看本视频,了解和掌握 UltraFAST 设计方法对于单板和器件规划方面的推荐内容。该“快速上手”教学视频涵盖了单板布局的建议、IO 和时钟规划、功耗等关键话题。

    观看本视频,了解和学习如何使用 UltraFAST设计方法中的 “Checklist” 功能来确保您的设计和设计环境针对 Vivado 设计套件进行最优化。 Checklist 强调了 UG949 文档中的许多设计推荐...

    UltraFast设计方法快捷参考指南 (UG1231)

    UltraFast 设计方法是由赛灵思推荐的一套最佳实践,旨在最大限度提升生产力,并减少复杂系统的设计迭代,面向系统包括嵌入式处理器、模拟与数字化处理、高速连接、以及网络处理。

    本快速参考指南重点介绍了关键的设计方法步骤,有助于更快地实现系统集成与设计实现,从而利用赛灵思器件与工具创造最大限度的价值。同时也提供了相关辅助材料的提示。本指南中涵盖的主要设计任务包括:

  • 主板和器件规划
  • 设计登录和设计实现
  • 顶层设计验证
  • 设计分析
  • 设计收敛
  • 同步内容