UltraFast

UltraFast设计方法快捷参考指南 (UG1231)

UltraFast 设计方法是由赛灵思推荐的一套最佳实践,旨在最大限度提升生产力,并减少复杂系统的设计迭代,面向系统包括嵌入式处理器、模拟与数字化处理、高速连接、以及网络处理。

本快速参考指南重点介绍了关键的设计方法步骤,有助于更快地实现系统集成与设计实现,从而利用赛灵思器件与工具创造最大限度的价值。同时也提供了相关辅助材料的提示。本指南中涵盖的主要设计任务包括:

  • 主板和器件规划
  • 设计登录和设计实现
  • 顶层设计验证
  • 设计分析
  • 设计收敛
  • 赛灵思 UltraFast™ 设计方法是用于为当今 All Programmable 器件优化设计进程的一套最佳实践。这些设计的规模与复杂性需要执行特定的步骤与设计任务,从而确保设计每一个阶段的成功开展。依照这些步骤,并遵循最佳实践,将帮助您以最快的速度和最高的效率实现期望的设计目标。

    为帮助您有效利用 UltraFast 设计方法的优势,赛灵思提供了下列资源。
    • 本指南中描述了各种设计任务、分析与报表特性,以及用于设计创建和收敛的最佳实践。
    • UltraFast 设计方法检查表可通过 Xilinx Documentation Navigator 访问,另外也能够以单独电子数据表的形式查看。您可以借助该检查表认清设计进程中的常见错误与决策点。
    • 可以在 Vivado® Design Suite 中使用 Tcl 命令 report_methodology,在每个设计阶段做设计方法论相关的设计规则检查 (DRC)。
    • UltraFast 设计方法系统级设计流程框图展示了完整的 Vivado Design Suite 设计流程图,这个可以在 Xilinx Documentation Navigator 中找到。

    本视频由赛灵思设计与方法学专家为您详细介绍 UltraFAST 嵌入式设计方法中的 “Checklist” 功能,及其使用方法。

    Xilinx Virtex UltraScale 900 Gig 光网络平台

    凭借 Xilinx Virtex UltraScale 095、160 或 190 的强大支持,HTG-9100 平台非常适合于那些要求多个 100Gig 端口和大型 DDR4 内存资源的高端光网络应用。电路板的灵活架构使得能够通过其具有 24 GTG (16G) 串行收发器和 80 个 LVDS I/O 的 FMC+ (Vita57.4) 端口实现简易快捷的扩充。HiTech Global 提供了用于混合存储立方体 (HMS)、gearbox CFP4/QSFP28、CXP、16 位 AD/DA、SMP 等等接口的多种 FMC 模块。HTG-9100 是 HiTech Global 的第三代 100Gig 平台,并采用领先的工程设计和制造技术构建而成。

    图1:HTG-9100 900 Gb 光网络平台

    图1:HTG-9100 900 Gb 光网络平台

    视频: UltraFAST 设计方法中的“CheckList”功能使用

    观看视频学习如何执行 UltraFAST 设计方法中的”Checklist“功能来确保您的设计以及设计环境已为 Vivado 设计套件做好优化。”Checklist“强调了许多在 UG949 中所提到的建议。它由一系列的,针对设计流程每一阶段中的问题和对应措施组成。设计前确保设计或设计环境已为Vivado优化将可以大大增加您的设计效率,同时减少设计收敛或处还能理工具的问题所花的时间。

    Xilinx 面向 Vivado Design Suite HLx 版本发布 UltraFast 高层次生产力设计方法指南。在过去 3 年中,业界领先的 Xilinx 客户不仅开创了支持 C 语言并基于 IP 的设计技术和方法,而且还使其走向了成熟,这些技术方法现在包含在 HLx 版本中,与传统方法相比,实现了 10~15 倍的生产力提升。UltraFast 高层次生产力方法指南重在:

  • 使用并行开发流程实现珍贵的知识产权 (IP),其可实现产品市场差异化
  • 广泛使用基于 C 语言的 IP 开发流程,提供速度比 RTL 仿真快几倍的仿真,以及精确定时、优化的 RTL
  • 使用现有预认证平台、模块和组件级 IP 快速构建系统
  • 使用各种脚本为从准确设计验证到编程型 FPGA 的流程实现高度自动化
  • 了解最新的UltraFast设计方法窍门与技巧

    更新版 “UltraFast™ 设计方法指南” 提供的最新内容可加速提升您的生产力,包括:源文件管理与版本控制建议、I/O 计划设计流程与电路板/器件规划,以及时序收敛及实现方案的更新。了解更多 »

    UltraFast™设计方法指南(更新版)

    更新版《UltraFast™ 设计方法指南》(PDF) 提供的最新内容可加速您的生产,包括:源文件管理与版本控制建议、I/O 计划设计流程与电路板/器件规划,以及时序收敛及实现方案的更新。

    UltraFAST设计方法培训将帮助您时序收敛阶段实现“Sign-off” 质量XDC约束。另外,还帮助您显著提高时序收敛实现效率,无论该设计有多么复杂。

    作者:Steve Leibson, 赛灵思战略营销与业务规划总监

    将20nm的赛灵思Virtex UltraScale VU440器件放到原型板上,你将获得什么?

    • 44M ASIC 门 (4.433M逻辑单元)
    • 88.6Mbits 的内部存储器
    • 2880 DSP slices
    • 一个板载的DDR4 SODIMM插槽(最大容量8Gbytes)
    • 1152 I/O管脚
    • 44 16Gbps GTH 串行收发器

    同步内容