SDSoC开发环境

介绍赛灵思SDSoC开发环境有关资讯、设计技巧和开发知识

作为地球上最具性价比的嵌入式视觉应用开发平台,Digilent Zybo-Z7 去年一经推出,就凭借华丽丽升级的Zynq器件与各种板载外设接口,俘获了众多Zynq爱好者的芳心。这还不算这一业界标杆性的入门级Zynq-7000平台还免费附赠SDSoC Vochuer!

这一赠可谓激起千层浪,对于垂涎SDSoC已久的Digilent社区用户而言,识货者此等福利当然不会错过。然,作为版主,在下也因此收到了不少关于SDSoC开发的问题。继上一篇我们聊了聊“如何在Zynq开发板上入门SDSoC开发工具”,为响应Digilent开源社区用户的需求,今天我们就再来一发「SDSoC勾搭OpenCV指南」,教你如何用Zybo-Z7创建一个基于OpenCV的SDSoC项目。

在开篇之前提醒一下:
1. 在本教程中,使用的SDSoC版本是2015.4。
2. OpenCV要求Linux易于使用,因为它会使用到许多库,例如pthread...本文中不会介绍任何裸机配置方面的内容。

1. 软硬件清单
● SDSoC
● Zybo Z7
● 包含Linux内核+根文件系统的平台
● 装有Linux系统的计算机

2. 获取OpenCV

在Arty Z7上入门Xilinx SDSoC开发工具

作者:阿Q 来源:开源硬件创客坊微信公众号

细心的小伙伴们可能早已留意到,在Digilent今年全新出品的Zynq评估板中,无论是第二代经典入门级的Zynq™ Board - ZYBO Z7,还是创客最爱的ARTY Z7,都全面支持Xilinx SDSoC开发环境。意味着如果你是一名系统或软件工程师,现在无需深度的硬件专业知识,就能广泛地利用Zynq® SoC,畅享超过100倍的软件性能加速。

本篇干货教程中,我们就将带你入门了解如何使用Xilinx SDSoC工具来创建嵌入式C/C++/OpenCL应用开发,并实现直接在ARTY Z7嵌入式视觉开发平台的器件上进行软件设计。

SDSoC软硬协同设计与其开发流程

由于集成了ARM处理器内核与可编程逻辑,对于众多应用开发而言,Zynq 非常的灵活。这意味着开发人员可以将设计按不同的元素来优化划分,例如将其中那些高层次决策的部分放入ARM内核(PS端),并将诸如图像处理流水线等需要加速的部分用可编程逻辑(PL端)来实现。

当然,传统的Zynq开发流程会将Vivado和SDK分离开来,这种方法很难在可编程逻辑(PL)和处理系统(PS)之间分配功能,因此无法获得最优的系统性能。

SDSoC 2017.2 版本已经全面开放下载了!

SDSoC 开发环境可为异构 Zynq AllProgrammable SoC 及 MPSoC 部署提供类似嵌入式 C/C++/OpenCL 应用的开发体验,如简单易用的 Eclipse IDE 和综合设计环境,全系统优化编译器可实现可编程逻辑中的自动软件加速、自动系统连接生成以及可加速编程的各种库。现在最新版的 SDSoC 现已在赛灵思官网开放下载。

重要信息:
强烈建议您使用 web installer,它可缩短下载时间,还可节省大量的磁盘空间。

现在开始下载 2017.2 版本 SDSoC 吧!! https://china.xilinx.com/support/download/index.html/content/xilinx/zh/d...

开源工具助你在FPGA上轻松实现二值化神经网络

作者:清风流云

神经网络技术起源于上世纪五、六十年代,当时叫感知机,拥有输入层、输出层和一个隐含层。输入的特征向量通过隐含层变换达到输出层,在输出层得到分类结果,早期感知机的推动者是Ronsenblatt。后来又发展到多层感知机,而多层感知机在摆脱早期离散传输函数的束缚,在训练算法上使用Werbos发明的反向传播BP算法,这个就是现在大家常数的神经网络NN,而目前存在的神经网络最常见的有:ANN,RNN,以及CNN。CNN是一种多层神经网络,擅长处理图像特别是大图像的相关机器学习问题,它可以通过一系列方法,成功将数据量庞大的图像识别问题不断将维,最终使其能够被训练。

GUNNESS开源工具:

看一刻钟视频,C/C++代码运行效率就提高了?

作者:stark

我们在实现嵌入式系统功能的同时毫无疑问还需要进行系统工程的优化,尤其是代码的优化,这样才能够充分发挥嵌入式处理器的性能,让代码执行的更快。通常我们会采用三种方式:一是提升处理器的时钟速度,比如采用更高速度等级的器件,二是采用更多内核的处理来分担任务负载,三是采用更高端代码兼容性更强的处理器。这三种方式无疑会增加系统功耗和成本,另一种方式就是采用Xilinx All Programmable Zynq SoC和Zynq UltraScale+ MPSoC多核异构系列器件。

图1:Xilinx推出的Zynq UltraScale+ MPSoC多核异构器件

图1:Xilinx推出的Zynq UltraScale+ MPSoC多核异构器件

得益于赛灵思的SDSoC开发环境,将您的软件算法部分卸载到Zynq SoC或Zynq UltraScale + MPSoC的PL(可编程逻辑)以满足系统性能要求是非常简单的。一旦您熟悉了SDSoC的数据传输选项,可以在PS和PL之间来回移动数据,您可以选择适合您的设计的最佳选择的数据移动器。然后,SDSoC的软件估算工具会显示预期的性能结果。

然而,当在实际的硅片上进行执行的最终测试时,您的系统的性能有时不符合预期,您需要发现原因和治疗方法。由于您已将软件任务卸载到PL,所以现有的软件调试/分析方法并不完全适用,因为并不是所有的处理都发生在PS中。

您需要确定出现意想不到的性能差距的原因。也许你是数据移动者的最佳选择。也许卸载的代码不是卸载到PL的好候选人。在不了解其原因的情况下,您无法解决性能问题。

您如何调查和调试基于Zynq的异构嵌入式系统的系统性能,其中部分代码在PS中运行,部分在PL中?

如果您是PL数据处理调试的世界的新人,您可能不熟悉查看PL数据流的选项。幸运的是,如果您使用SDSoC通过将其卸载到PL来加速软件任务,则有一个简单的解决方案。SDSoC具有仿真功能,用于查看使用整个系统上下文的PL硬件的模拟操作。

视频:比 28nm 产品提高 2-5 倍系统级每瓦性能比

赛灵思 UltraScale+ FPGA 和 MPSoC 产品组合可以提供的价值远远超过以往工艺节点进步所带来的价值。与 28nm 7 系列器件相比较而言,UltraScale+ 产品组合可以提供高达 2-5 倍的系统级每瓦性能比(Performance per Watt)。在本视频中,您将看到赛灵思是如何实现这一点的,以及如何灵活的对同一插槽上的同一器件进行每瓦性能进行调控的,以满足您对不同功耗的设计需求的。

ExaLINK Fusion:延迟只有49纳秒的交换机

作者:stark

来自澳大利亚的EXABLAZE公司专注于网络硬件设备的开发,面向专业应用领域如数据中心、高频交易、高性能计算等场景提供低延迟的解决方案。近日该公司宣布推出了一款延迟仅仅49ns的多功能交换机——ExaLINK Fusion,与其他产品不同的是它不是旨在将数据从一个端口传输到其他任何一个端口。相反,它旨在将数据从15个入站端口传输到单单一个出站端口,或者反之亦然。交换机内部构造也比普通的交换机简单清晰很多,这种简化的模块化设计也有助于提高吞吐量。

图1: EXABLAZE公司推出的全球最快的49ns交换机ExaLINK Fusion

图1: EXABLAZE公司推出的全球最快的49ns交换机ExaLINK Fusion

在本视频中,我们将向您介绍使用 SDSoC 优化经典图像处理算法的典型用户流程 sobel filter,从 naïve 实现方案到在 1080 分辨率下运行速率为 60 FPS 的硬件优化系统,内容非常丰富。

这是个什么竞赛?
中国计算机学会计算机视觉专委会(CCF CV)主办。
Xilinx(赛灵思公司),银河水滴科技(北京)有限公司承办。

工业自动化,智能化的市场需求越来越高,视频/图像的处理准确性和速度成为实现高度智能化和自动化的第一步骤。赛灵思 FPGA 在嵌入式视觉领域具有高性能,高实时性的强大优势,同时其软件硬件及 I/O 全可编程的便利性为开发人员提供了强大而灵活的开发平台,因此我们希望通过本次竞赛寻找出那些可以在最短的时间内,更快,更准确,更多地完成视频/图像的智能识别和检测工作的智能开发团!

  竞赛将历时 6 个月,最后采用现场比赛的方式决出名次。

  评委将由学术界和工业界的多位知名专家、学者组成。专家评审团成员不参加与自己相关或所在团队的比赛任务评审,采取回避原则。

谁可以参赛?
全球范围内各高校实验室、研究机构、团体、企事业单位等的人员组成的参赛队伍均可参赛

有啥大奖?
1. 一等奖 1 名
万元奖金以及赛灵思 Ultrascale+ MPSOC (A53+GPU+FPGA) 开发套件;

2. 二等奖 2 名

同步内容