Virtex-6

Virtex®-6 FPGA 系列是赛灵思目标设计平台的高性能芯片基础。新系列产品的功耗和成本分别比上一代产品低50%和20%,具有适当的可编程性、集成式 DSP 模块、存储器和连接功能支持 - 包括高速收发器功能,能够满足对更高带宽和更高性能的不断渴求。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

近日,美国国家仪器公司(National Instruments, NI)发布了经过重大升级的6GHz PXIe矢量信号收发器( VST ) 新版本,这款产品把一个矢量信号发生器与一个矢量信号分析仪、以及一个用户可编程的Virtex-6 FPGA融合在一起,以创建自治实时信号处理仪器。新型NI PXIe-5646R VST最为显著的变化是PXIe-5644R和PXIe-5645R VST内的模拟前端RF带宽由80 MHz锐升至200 MHz。增强型输入带宽使得NI PXIe- 5646 VST非常适合于测试最新无线标准,如IEEE 802.11ac、160 MHz WLAN和LTE高级标准。NI PXIe- 5646R可提供200 MHz的复杂带宽,传输速率为250 Msamples/sec,这个速度高于标准LTE无线帧数据速率的8倍。这些功能非常适合于最新的RF设计技术,如数字预失真和包络跟踪。

利用云计算简化FPGA设计

科学与工业研究理事会(CSIR)和Plunify公司的工程师们告诉您,他们是如何用云计算来分析大型Virtex-6设计的实现选项和用户约束的。

作者: J.P. Naude
科学与工业研究理事会(CSIR)硬件与FPGA设计师
scineric@csir.co.za作者:Harnhua Ng
Plunify公司
工程设计团队主管 harnhua@plunify.com

随着FPGA器件尺寸的增大及其内部设计密度的提高,时序收敛面临着前所未有的挑战。由于各种实现工具都竞相满足这种更高复杂性需求,把不同的实现转入量产时间越来越长[1]。为了加快速度,有些设计人员希望能通过云计算来比较分析使用不同实现选项和用户约束决策的效果。

最近,我们在南非的科学与工业研究理事会(CSIR)完成了这样一个分析过程。我们采用Plunify公司的云加速芯片设计方法为我们的设计找到了既能提供最短实现运行时间又能得到最佳时序评分的各项参数。在深入探讨我们的分析细节以及我们所使用的工具前,让我们先来了解一些背景资料。

基于多FPGA的NoC多核处理器验证平台设计

摘要:为了能够灵活地验证和实现自主设计的基于NoC的多核处理器,缩短NoC多核处理器的设计周期,提出了设计集成4片Virtex-6—550T FPGA的NoC多核处理器原型芯片设计/验证平台。分析和评估了NoC多核处理器的规模以及对FPGA硬件资源的需求,在此基础上给出了集成4片FPGA的开发板详细设计方案,并对各主要模块如互联架构、电源、板级时钟分布、接口技术、存储资源等关键设计要点进行阐述。描述了开发板各个主要模块的测试过程和结果,表明了该设计的可行性。

0 引 言
由于基于传统SoC (system-on-chip)的单芯片处理器在内核频率、片上通信、功耗以及面积等方面面临着很大问题,基于NoC (network-on-chip)的多核处理器应运而生,从体系架构上解决了前者所面临的诸多问题。NoC互连结构具有IP间的并行通信、扩展性好以及吞吐量大等优势,并且解决了多核处理器的体系结构问题以及困扰总线结构的全局时钟问题。因此,NoC互连结构是多核处理器系统最有前途的解决方案。

摘要:本文设计并在FPGA芯片中实现了数字音频广播系统的信号调制系统。信号调制系统位于整个数字音频广播系统基带信号处理链的末端,是基带数字信号处理的核心系统。根据Eureka 147标准,信号调制系统需要对输入的基带码流进行数字调制、频域交织、差分调制以及正交频分复用等一系列处理。所设计的信号调制系统能够对输入的基带码流进行实时处理,完成上述信号处理算法,并输出数字音频广播的基带信号。

引言
  数字音频广播(Digital Audio Broadcasting,DAB)是广播通信系统由模拟向数字化演进的产物。在众多的数字音频系统方案中,Eureka 147 DAB系统是起源最早,也是技术发展最为完善的数字音频系统。本文所设计的DAB基带信号调制系统依据Eureka 147系统的技术要求。

赛灵思FPGA可显著提升波束成形系统设计

带有本地定制IP 的Virtex-6 FPGA 开发板为八通道演示系统奠定了坚实的基础。

作者:Rodger H. Hosking
副总裁及联合创始人
Pentek 公司
rodger@pentek.com

波波束形成是一种利用一系列传感器实现方向性、提高发送信号强度以及提升接收信号质量的信号处理技术。通信、雷达、对抗措施、武器系统、石油与矿产勘探、医疗成像及测向等领域均广泛使用了波束形成技术。

在测向应用中,我们通过控制波束形成天线来定位信号源的到达角。我们可以使用两组或两组以上的天线阵列来三角定位信号源的确切位置,这对于大量信号情报及反恐怖行动而言是必不可少的。这项技术的准确度取决于各波束形成通道之间增益和相位的精确设置。我们通过采用带有本地定制IP 的赛灵思Virtex-6 FPGA 构建的Pentek 产品来实现精细调节,从而达到提升系统性能和准确度的目的。

许多系统使用字节宽度外设接口(BPI)闪存存储器进行FPGA 配置和系统数据存储。在系统部署后,一般不需要或不可能直接更新闪存PROM。解决这个问题的方法之一就是使用FPGA 为与之连接的PROM 编程。这种方法也称为在系统编程(ISP)。ISP 的实例之一即IMPACT 支持的间接编程功能。IMPACT 采用批处理和GUI 操作方式。此时IMPACT 使用JTAG 接口端口作为主机和FPGA 之间的通信信道。IMPACT工具将位(BIT)文件发送给FPGA,反过来FPGA 随即对与之相连的PROM 编程。

但是,许多嵌入式系统没有JTAG 接口连接。FPGA 往往是PCI EXPRESS 总线上的一个端点。因为通过标准PCIE 外设不能提供JTAG 接口通道,在端点上对PROM 编程的唯一方法就是跨PCIE 系统编程。SIMON TAN 撰写的本应用指南提供了一个ISP 参考设计,用于演示在VIRTEX-6 PCIE 系统中对在系统BPI PROM 编程的方法及考虑事项。

背景
在V6 PCIE GEN1 X4应用中,客户发现PCIE概率性地不能建链。在检查PCIE状态机,发现状态机停留在CONFIG.POLLING状态下。

检查GTX的状态,每路都没有8B10B错。但是有一条LANE 的输出数据比其他LANE快了16字节。

月16日下午,“中国航信杯”第七届全国信息技术应用水平大赛新闻发布会在教育部会议室顺利召开,标志着本届大赛正式拉开帷幕。本次大赛由教育部教育管理信息中心举办,中国民航信息集团冠名赞助,赛灵思、赛普拉斯、ARM、STC、Altium等电子领域国际国内著名厂商均倾力支持。大赛以促进电子相关专业学生提高专业能力,培养符合市场需求的应用型、创新型电子专业技术人才为核心,设有电子应用技术、计算机应用技术、计算机辅助技术、移动互联与电子商务技术、工业自动化技术等五大部分。在电子系统设计专项赛中,单片机、嵌入式、FPGA、PSOC、EDA设计、PCB设计等主要电子开发与应用技术均囊括其中,其考核内容包括电子相关专业知识掌握水平、综合应用能力、实践创新能力等,是对选手电子工程开发与应用能力的一次全面考评。

[[wysiwyg_imageupload:446:]]全新HAPS Deep Trace Debug显著增加了基于FPGA的原型中的信号追踪容量-新的Synopsys HAPS硬件与Identify软件相结合,确保了基于FPGA的原型中更大的内部信号可见度,以加速SoC设计纠错-新版本为信号追踪提供了多出近100倍的存储容量,同时采样速率高达60MHz-对FPGA存储器资源的使用被大幅度降低,以更好地适用于复杂SoC原型验证项目新思科技公司(Synopsys, Inc., 纳斯达克股票市场代码:SNPS)日前宣布:为其HAPS®基于FPGA原型系统的用户推出新版的Deep Trace Debug深度追踪纠错软件。借助HAPS Deep Trace Debug,原型工程师可利用比传统FPGA片上逻辑纠错器所用的存储器高出将近100倍的信号存储容量。新的深度追踪纠错功能同时增强了容量和故障隔离性能,同时释放片上FPGA存储器来满足验证复杂的系统级芯片(SoC)设计之需求。

科通Cadence&Xilinx Workshop北京场部分学员合影科通Cadence&Xilinx Workshop北京场部分学员合影由科通集团举办的“科通2012 Cadence & Xilinx Workshop”深圳站、北京站活动已圆满结束。此次活动吸引了众多深圳、北京PCB、FPGA领域设计工程师参与,大家与Cadence原厂技术专家及科通Cadence、Xilinx产线FAE针对“加速Xilinx FPGAs的设计进程并同时优化PCB layout 设计”这一课题进行了深入地探论。

同步内容