Virtex UltraScale

亚马逊EC2 F1实例已广泛采用 Virtex UltraScale+ FPGA

赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))宣布,其高性能Xilinx® Virtex® UltraScale+™ 系列 FPGA 现已在亚马逊弹性计算云(Amazon EC2)F1 实例中应用。该实例除了利用 FPGA 提供可编程的硬件加速器之外,还支持用户最佳化他们的计算资源以满足其作业负载的特殊需求。

当亚马逊云端网络服务在云端提供安全且可调整的运算规模时,F1 实例让用户利用FPGA 部署硬件加速器更容易。因为 FPGA 具有可编程能力,用户无需重新设计任何硬件,即可拥有充分的灵活性升级或者优化他们的硬件加速器, 进而缩短评估与创新的时间。

F1 实例将被用来解决需要高带宽、增强型联网,以及超高计算能力的科学、工程,以及商业方面的复杂难题,尤其是对临床基因,财务分析,影像处理,海量资料,安全防护,以及机器学习等对时间敏感的应用特别有利。

Aldec新推基于Virtex UltraScale VU440 HES-US-440板卡

作者:清风流云

背景:
Xilinx 的Virtex® UltraScale™系列的器件均采用20nm工艺实现,具有极高的性能,包含较高的串行I/O带宽和强大的逻辑能力,作为行业内仅有的20nm处理器中的高端FPGA,可以实现高达400G的网络设计应用和大规模ASCI原型设计和仿真。

Xilinx Zynq®-7000 全可编程SoC(AP SoC)系列集成了基于ARM处理器核的软件编程应用和基于一款FPGA的硬件编程应用,使得在一个单机器件上可以将用于分析的硬件加速器和CPU,DSP,ASSP或一些信号处理模块集成在一起。在此系列中,包括单核的Zynq-7000和双核的Zynq-7000器件。最关键之处在于Zynq-7000系列将芯片工作的每功耗能量都应用到了极致,可以为用户自己的应用需求提高全可扩展的SoC平台。

Aldec HES-US-440

作者:清风流云

在过去的三十年中,以太网已经发展成为所有行业的统一通信基础架构。每天都有超过三百万的以太网端口在部署,覆盖从FE到100GbE的所有速度。企业和运营商在部署时通常会使用盒式的交换设备和堆叠和高密度机箱式交换机的组合,来应对以太网的不断演进。然而,在过去的几年中,以太网发展态势正在持续改变。随着数据中心以太网部署和创新都在以最快的速度进行着,数据中心的以太网端口部署趋于一致,无论是10GbE、25GbE或50GbE,相同的以太网端口速度通过一个机架架顶(ToR)交换机被部署于每一个服务器上,然后聚集到多个CLOS层。最终目的是将尽可能多的以太网端口以最高的商用速度部署在以太网交换机上,并使其最经济和最节能。连接到ToR交换机的终端是服务器NIC(网络接口卡),它一般是市场上可用的最高速度(目前为10/25GbE,正在向25/50GbE方向发展)。

今天,25GbE交换机的128个接口正在部署中,在接下来的几年内会到达并超越64x 100GbE。但是,尽管数据中心正在向更高的端口密度、更高的端口速度和同质部署方向发展,但是更低的速度仍拥有广泛市场,比如10GbE继续被使用并仍具有经济效益。数据中心的创新带动更高密度和更高端口速度的发展,但很多细分市场仍需要具备较低端口速度和不同密度的解决方案。

作者:stark

在PCB电路板设计过程中我们需要考虑到信号完整性问题,比如走线宽度、长度、线间距以及过孔的大小等诸细节才能满足系统设计要求。但是对于超高速信号来说,比如28Gbps甚至更高(56Gbps、112Gbps)采用传统的PCB内走线就显得捉襟见肘了,超高速信号对于干扰源更加敏感,因此会产生严重的信号衰减问题,这对于每一个系统设计工程师在设计高速串行接口时都不愿遇到的问题,但是又必须面对解决的。

图1 Samtec FireFly连接器与PCB走线信号衰减比较(来自FireFly宣传册)

图1 Samtec FireFly连接器与PCB走线信号衰减比较(来自FireFly宣传册)

搭载Palladium Z1硬件加速器,可无缝衔接硬件仿真和原型验证
• 基于FPGA的新一代原型验证平台,业界领先的Cadence 验证套件家族新成
• 设计初始启动时间平均缩短 80%
• Protium S1与Palladium Z1企业级仿真平台前端流程一致,容易实施和快速启动
• 支持的设计规模较上一代产品提高6倍

楷登电子(美国 Cadence 公司,NASDAQ: CDNS)今日发布全新基于FPGA的Protium™ S1原型验证平台。

借由创新的实现算法,平台可显著提高工程生产效率。Protium S1与Cadence® Palladium® Z1企业级仿真平台前端一致,初始设计启动速度较传统FPGA原型平台提升80%。Protium S1采用Xilinx® Virtex™ UltraScale™ FPGA技术,设计容量比上一代平台提升6倍,性能提高2倍。产品正式发布之前,Protium S1已被网络、消费者类和存储类市场多家厂商先期采用。如需了解更多详情,请参访 www.cadence.com/go/protium-s1

Xilinx Virtex Ultrascale™ FPGA 电源解决方案

PMP9475 12V 输入参考设计以紧凑高效的设计提供为 Xilinx's Virtex® Ultrascale™ 系列 FPGA 供电时所需的所有电源轨。此设计使用几个 TI 的 PMBus 负载点电压稳压器以简化临界轨的设计/配置和遥测。它采用一个 UCD90120A,可实现灵活的加电和断电排序并通过 PMBus 接口实现电压监控、电流监控和电压裕量调节。

特性
提供 Xilinx Virtex® Ultrascale™ FPGA 所需的所有电源轨
设计已经过优化,支持 12V 输入
板载加电和断电排序
具有输出电压和电流报告功能的 PMBUS 接口
电压裕量调节功能

FPGA原型系统为网络通信服务

想象一下,一部全高清的电影在几秒钟内下载到您的移动设备;和远隔万里的人视频交谈,就好像坐在你对面一样;或 是利用内嵌于自动驾驶汽车的传感器侦测和避免意外事故等等,这些场景都可能在不久的将来得以实现,如果我们能够 克服设计的复杂性。这种类型的服务无处不在、卓越的用户体验—更快的速度以及增强的性能,这些都将推动5G 通信 网络的发展。

除了非常强大的带宽能力需求之外,5G 网络需要强大的网络互联互通、能源效率、智能云架构和延迟显著降低。这些要素需求预计将促使5G 网络的设计规模相对于4G 成50 乃至100 倍的增长。此外新的WIFI 标准提出新的需求,这无疑进一步提高了设计的复杂性。

随着物联网的迅速增长,下一代网络必须提供更快的数据传输速度,超低延迟,并能无缝连接数十亿的设备。4G 和5G 网络在设计复杂性的差距,正是今天的处理器厂商必须克服的障碍,进而在这些供应商中保持竞争力。这些设备的工程师需要高效和有效的设计和验证解决方案,来缩短乃至消除这些差距。

网络的复杂性和容量必须采用 快速,可扩展的,且经常移动的解决方案

VadaTech重磅推出 New Virtex UltraScale FPGA Carrier

作者:闲情逸致

AdvancedMC标准定义了一种可以用于各种各样用途的夹层卡,也叫做高级夹层卡,更通俗一点即AMC卡。这项技术最初只是作为AdvancedTCA接口标准的一个附属品,AdvancedTCA接口标准是连接 I/O或外设处理单元到一个AdvancedTCA CPU或是中间载体卡的接口标准。后来发现,按照AMC标准设计的I/O,使得各种需要大量I/O的不同应用可以使用相同的AdcancedTCA CPU板卡。电信中心的机要应用中有成百上千的不同的I/O标准在使用,而AMC标准的出现,使得不同标准的电信载体可以在更少的较小的AdcancedTCA板卡上运行,从而大大减少了操作和训练成本。

虽然有很多比较流行的中间层标准,但是AMC标准还是比较独特的,主要表现在几个方面:
1)支持热插拔,也就是说在允许在系统运行的同时拔掉AMC卡,一般来说系统的前面会有一个控制面板;
2) 整个AdvancedTCA系统的管理架构和基础设施都可以扩展到AMC模块,而AMC完全支持复位更换和升级处理;
3)AMC定义了许多不同的尺寸,这就为系统设计提供了针对不同应用的独特的连接面板。此外AMC支持标准的数据交互,包括以太网,PCI Express,连续高速I/O,以及光纤传输。

看AWS F1实例

作者:巩小东

一、F1实例描述

场景:基因组学研究、金融分析、实时视频处理、大数据搜索和分析以及安全性

卖点:能够通过现场可编程阵列 (FPGA) 实现定制硬件加速

硬件信息:

1. E5-2686v4 CPU

2. DDR4 内存

3. local NVMe SSD

4. EBS优化带宽

5. 增强型网络

6. Xilinx UltraScale+ VU9P FPGA

7. F1.16xlarge 实例,通过400Gbs双向环网,8个 FPGA 共用同一内存空间,且有12GBps互联带宽

CAPI SNAP:开发者应用CAPI的最简捷方式

作者:Bruce Wile,IBM Power Systems事业部CAPI首席工程师与杰出工程师

在之前的OpenPOWER欧洲峰会上,我们推出了全新的框架,旨在便于开发者开始采用CAPI加速其应用开发。CAPI存储、网络和分析编程框架,或者简称为CAPI SNAP,通过OpenPOWER成员的多家公司共同协作努力开发而成,如今将与多家前期应用合作伙伴展开内部测试。

但是CAPI SNAP到底是什么呢?为了回答这个问题,我希望为各位深入介绍一下CAPI SNAP的运行原理。该框架通过简化API(对加速功能的调用)和加速功能的编码,从而可以扩展CAPI技术。利用CAPI SNAP,通过FPGA加速可以提高您的应用性能,因为计算资源与海量数据的关系更加密切。

简洁的API
ISV尤其关注这个框架的编程支持功能。该框架API可以支持应用调用加速功能。创新的FPGA框架逻辑可以实施所有计算工程接口逻辑、数据移动、高速缓存和预取工作——让程序员只专注于加速器功能的开发。

没有框架,应用程序员必须创建运行时加速库,执行如图1所示的任务。

同步内容