CCSDS图像数据压缩标准中采用9／7整形离散小波变换为核心算法，该算法结构简单，易于硬件设计实现。文中基于FPGA设计实现了9／7整数离散小波变换系统，设计中使用内部RAM存储方式，减小了对存储器的需求量，同时采用基于行的列变换方式，行、列变换同时进行，提高了运行速度，仿真和综合结果显示该设计需要的硬件资源少，运行速度快。

作者：Clayton Cameron 赛灵思公司（Xilinx, Inc.）资深现场应用工程师 clayton.cameron@xilinx.com

工程师在设计过程中，经常需要一定的创造力（你不妨称之为数字管道胶带）才能够保证设计的顺利完成。过去8年时间里，我曾经目睹许多优秀工程师利用这一方法出色地完成了许多工作，而他们采用的最主要工具就是 FPGA Editor。

赛灵思 ISE集成综合环境是赛灵思公司的现场可编程逻辑器件数字电路开发工具集，其集成的工具可以使设计人员方便、快速地完成FPGA/CPLD数字电路开发全过程。通过介绍一个16进制加法器的设计实现实例。描述了如何基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。

赛灵思不断致力于完善 ISE® 设计套件的产品和知识产权 (IP)。以下提供了截至 2009年 12 月的赛灵思设计产品与 IP 的最近更新。 产品更新不仅可显著增强 ISE 设计套件功能，而且还能为其提供新的特性。通过安装这些服务包保持 ISE 具备最新功能是确保获得最佳设计成果的简便途径。

作者：万 娟，武 杰，孔 阳，谢明璞
来源：电子技术应用
本文首先与实测系统功耗进行对比，验证了Xilinx公司ISE软件包中FPGA功耗估算工具XPower的准确性。然后对FPGA设计中影响系统功耗的几个相互关联的参数进行取样，通过软件估算不同样点下的系统功耗，找到功耗最低的取样点，得到最佳设计参数，从而达到优化系统设计的目的。实验中通过这种方法，在一个FPGA读写SRAM的系统中，在单位时间读写操作数固定的条件下，选取了读写频率与读写时间占空比这两个参数来优化系统功耗。最终测试数据证明了该方法的正确性。

使用约束文件添加时序约束2010-01-16 13:07一般来讲，添加约束的原则为先附加全局约束，再补充局部约束，而且局部约束比较宽松。其目的是在可能的地方尽量放松约束，提高布线成功概率，减少ISE 布局布线时间。典型的全局约束包括周期约束和偏移约束。

全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）12月8日在北京召开新闻发布会，宣布作为公司目标设计平台最新一步的发展，同时推出六大领域优化开发套件。目标设计平台是赛灵思公司帮助开发人员在FPGA 设计时专注于产品创新与差异化的创新理念。这些面向Virtex-6和Spartan-6系列的开发平台可大幅缩短实现最佳系统性能所需的时间，同时还确保片上系统 (SoC) 开发阶段的低功耗水平。最新套件主要针对嵌入式处理、DSP以及构建要求高速串行连接功能的系统，为设计团队提供了专门针对设计流程而精心优化的工具套件、全功能 IP 以及适合设计人员专业技术领域的通用的目标参考设计。

在摩尔定律的驱动下，集成电路的研发设计总成本逐年攀升。受这一趋势的影响，许多半导体厂商面临资金困境，改走轻晶圆厂或无晶圆厂模式。ASSP供应商的收益和商业模式也受到挑战。在市场需求、资金紧缺以及技术创新的压力下，FPGA开始日益向大批量应用发展。“我们称之为可编程完美风暴。”赛灵思(Xilinx)CTO，高级副总裁Ivo Bolsens比喻道。在这一风暴的席卷下，在云计算、绿色IT、智能电网、车载娱乐、通信、安全监控以及智能视频等领域，FPGA正在发挥着越来越重要的作用。由此，如何降低FPGA成本成为各家厂商关心的问题。

当一个产品概念兴起之时，你很难说清究竟是市场营销做得好，或是产品技术本身做得好。Xilinx在今年年初推出目标设计平台(TDP)之时，就存在着这么一个问题。实际上FPGA演进了25年，在厂商都在追求速度最快、密度最高的器件，最具性价比的产品之时，Xilinx意识到这并不是市场唯一的追求，又或者说，这并不是客户所唯一考虑的因素。

12月8日，赛灵思召开媒体会，发布了其目标设计平台的六款领域专用套件，赛灵思公司平台市场营销总监Brent Przybus 对其描述：“领域专用设计套件的最大优势就是可以让之前没有用过FPGA的工程师可以使用FPGA进行产品设计开发，领域专用设计套件里的参考设计更接近产品本身，换句话说客户在设计过程中可以直接把参考设计量产”。