Vivado IP 集成器 — Zynq 处理器 DDR 接口缺少对 DDR_ck_n 和 DDR_ck_p IO 端口的一些约束

2 posts / 0 new

登录或注册后发表评论

最新文章

周五, 03/22/2019 - 15:55

匿名

Vivado IP 集成器 — Zynq 处理器 DDR 接口缺少对 DDR_ck_n 和 DDR_ck_p IO 端口的一些约束

描述

在运行模块设计 (BD)（包含启用 DDR3L 接口的 Zynq 处理系统）的实现方案之后，我发现 DDR_ck_n 和 DDR_ck_p IO 端口没有应用正确的 IOSTANDARD。

它们默认为 LVCMOS18，这对于 DDR3L（低功耗 DDR3）而言是不正确的。

这是一个已知问题，还是一个预期的行为？

周五, 03/22/2019 - 15:56

judy

这是 Vivado 2014.2 中包含的一个已知问题

要解决该问题，请在您的项目 XDC 文件中手动约束 IOSTANDARD，如下所示：
set_property IOSTANDARD DIFF_SSTL135 [get_ports DDR_ck_n]
set_property IOSTANDARD DIFF_SSTL135 [get_ports DDR_ck_p]

该问题在 Vivado 2014.3 及以后版本中已修复。