在 UltraScale+ 设计中使用 CPLLPD 引脚

2 posts / 0 new
最新文章
匿名
在 UltraScale+ 设计中使用 CPLLPD 引脚

描述

在 UltraScale+ 收发器中,CPLL 用于设计时,有一个校准块必须使用,才能确保 CPLL 的功能正确。

该模块使用 CPLLPD 引脚,因此不能用于其正常功能。

judy
judy的头像
恢复 CPLLPD 引脚功能的唯一方法是取消对内核的管理

恢复 CPLLPD 引脚功能的唯一方法是取消对内核的管理,以便能够修改位于 CAL 块所在位置的较低设计层。

然后,您可以安装一个 OR 门,使用从顶层路由的 CPLLPD 信号来控制 CAL 块的输出。

如需了解有关如何取消设计管理的更多信息,请查看(Xilinx 答复 57546)