【视频】Vivado IDE 中的基本设计分析

judy 在周三, 01/09/2019 - 16:13 提交

使用 Vivado 设计套件中的各种设计分析特性。

最新文章

每日头条

AMD 第二代 Versal AI Edge 系列和第二代 Versal Prime 系列自适应 SoC 为 AI 驱动和经典的嵌入式系统提供了单芯片智能性实现性能

在使用DFX流程时，有用户希望在完成初始Configuration的Implementation之后，能加速后续RM的实现过程

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为

AMD首席执行官苏姿丰和计算与图形部门高级副总裁/总经理 Jack Huynh 均回答了行业分析师提出的有关 AMD 人工智能硬件战略的性质以及如何看待其产品组合的问题

在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。

AI热潮造就GPU繁荣的同时，也让扮演关键角色的HBM热度高居不下，成为当前AI赛道的新兴爆发风口

更新后的 Satellite Communications Toolbox 支持场景建模以及通信系统和链路分析

Dynamic Function eXchange	设计收敛：提高结果质量 (QoR) 的方法、技巧和诀窍（中文字幕）	【视频】Vivado Design Suite 2018.3 的最新内容
设计收敛：功耗约束，精确报告功耗估算的最佳实践（中文字幕）	视频了解Xilinx Vivado ML	【视频】Vivado 2019.1 的最新信息