Cadence 发布企业级 FPGA 原型

大型原型硬件对于投产前的现代固件和软件开发都至关重要,有数十亿门硬件。对于硬件验证,它补充了仿真,运行速度足够快,可以在大软件负载上进行实际测试,同时仍然允许快速切换到仿真,以便在需要的地方进行更详细的调试。对于软件和固件来说,它们的开发成本大多数是远超硬件的,因此能够全面地回归现有堆栈并为新硬件进行调优是至关重要的。

验证整个系统需要运行硬件加嵌入系统的某些表现形式的软件栈的合理速度。FPGA原型为这一级别的验证提供了性能、软件调试和必要的硬件调试的最佳平衡。

绘制这些巨大的设计需要大量的大型FPGA,这意味着最终是要得到一个数据中心级能力,特别是需要尽可能的有效利用这一投资,支持高效的一系列设计尺寸和工作负载和全天候运转。这就是Cadence刚刚宣布Protium X1支持企业原型,可扩展至数十亿门设计的原因。这些系统都有一个统一的前端与Protium S1(你可以继续将它作为较小任务的桌面等效程序),并且两个系统都有统一使用Palladium仿真器。

Juergen Jaeger(Cadence的产品经理)说,x1是一个基于刀片的系统,8个刀片到一个机架;可以使用Cadence X1机架或着自己的机架。每个刀片都是完全自给自足的,功耗低,没有特殊的冷却要求,并且符合标准数据中心冷却预期。它们还用于数据中心管理,例如允许远程电源监控。

对于多用户使用,用户可以根据需要划分到单个FPGA(每个机架最多有48个用户),提供20万个ASIC门,运行速度最高50MHz。或者可以接管运行在5MHz左右的多个机架(每个机架有10亿个门)。这里的速度是自动分区;通过手动优化,可以将性能提高一倍。

Frank Schirrmeister(Cadence系统开发套件产品营销部门总监)强调X1扩展了S1原型的范围。用户可以并且应该继续使用常用的S1桌面系统。X1在相同的底层S1架构上将原型的扩展范围扩展了64倍。Cadence支持所有这一切与一个全新的探路者分区器和策略,通过SERDES、LVDS等优化复用,实现FPGA到FPGA的连接。手动优化包括常用的分区和FPGA间逻辑选项,还可以用PCIe等本地接口替代设计IP。通过布线进行的刀片和机架分区由GUI支持,以配置和检查设置。

值得关注的是,Cadence在加速提升方面付出了很多努力(对于X1和S1,因为它们有一个共同的前端)。对多个客户设计的分析表明,Protium的启动速度比同类系统快80-90%。在一示例中,启动时间从20周减少到2周,使早期的固件/软件回归和调试更加实用。对于系统/电路内验证,这些系统将继续支持Cadence丰富的SpeedBridges产品组合,这对于汽车测试中的硬件内循环(HIL)测试要求来说是一个真正的优势。

对于硬件调试,可以使用Indago、Verdi或类似功能的调试器。当转向固件/软件调试时,更有可能使用lauterbach、arm keil调试器或其他类似的工具。Juergen说,他们需要知道各种调试工具,因此他们在数据捕获和创建方面投入了大量的调试投资,还控制了用于后门内存访问、启动和停止时钟的调试系统,无论在任何阶段使用何种调试器,都可以得到原型硬件的有效支持。

随着软件的发展趋势,越来越多的验证功能正在转向数据中心和云端,从而更好地利用内部资本投资,更容易扩展处理云中的峰值,或更长期地重新平衡内部投资策略。Protium X1在这条道路上看起来非常合乎逻辑。用户能够在 DAC上了解更多关于X1的信息,也可以在这里查看功能和规格。

来源:电子技术应用

推荐阅读