之前介绍了 SelectIO 逻辑资源，本篇咱们就聊一聊与SelectIO 逻辑资源水乳交融、相得益彰的另一个概念——IO_FIFO。
1个IO_FIFO包括1个IN_FIFO 和1个OUT_FIFO，它是7系列FPGA新设计的IO专用FIFO，主要用于IOLOGIC（例如ISERDES、IDDR、OSERDES或ODDR）逻辑功能的扩展。
FPGA的每个BANK有4个IN_FIFO和4个OUT_FIFO，相当于每12个IO对应1个IN_FIFO和1个OUT_FIFO。
IN_FIFO从ILOGIC接收4bit位宽的输入数据，但却可以输出4bit或者8bit位宽的数据到FPGA内部SLICE。OUT_FIFO正好相反，从OLOGIC接收4bit或者8bit位宽的输入数据，但却输出4bit位宽数据。
每一个IO_FIFO的存储大小为768bit，可以配置成12组4X4位宽数据的FIFO，也可以配置成10组4X8bit位宽数据的FIFO。每个IO_FIFO的深度为9。如图1所示为IO_FIFO的结构示意图：
如图2所示为IN_FIFO的原语框图：
正如前面所说，当配置成12组的4bit位宽输入，4bit位宽输出时，输入D0[3:0]~ D9[3:0]对应输出Q0[3:0]~ Q9[3:0]；输入D10[3:0]即为输入D5[7:4]，对应输出Q5[7:4]；输入D11[3:0]即为输入D6[7:4]，对应输出Q6[7:4]。
当配置成10组4bit位宽输入，8bit位宽输出时，D0[3:0]~D9[3:0]对应输出Q0[7:0]~ Q9[7:0]，此时写时钟频率是读时钟频率的2倍。OUT_FIFO和IN_FIFO操作过程正好相反，咱们这里就不罗嗦了。
总的来说，IO_FIFO其实就是存储深度比较小、位宽固定为4/8bit的普通FIFO ，7系列FPGA单独设计了这样的FIFO，更适用于IO接口处的字节\半字节数据缓存。
文章来源：XiaoQingCaiGeGe的博客
声明：本文由原创博主授权转发，如需转载请联系博主
